[VHDL编程] Program6

说明：用 vhdl 设计含异步清零和同步时钟使能的十进制加法计数器。再用 vhdl 设计含异步清零和同步时钟使能的十进制加减可控计数器。 -With vhdl design with asynchronous clear and synchronous clock enable decimal up counter. Vhdl design and then synchronize with asynchronous clear and clock enable control counter d
<釉雪Dreamer> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：基于VHDL的数字倍频器设计，这里只提供个算法，希望对你的编程有所启发。-Vhdl based on the number of times the frequency of the design,Here only to provide an algorithm, hope for your programming has been inspired.
<杜维轩> 在 2025-06-24 上传 | 大小：324kb | 下载：0

[VHDL编程] AHB_slave-ram

说明：AHB总线下的slave ram的verilog代码-AHB bus slave ram under the verilog code
<吴亮> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] LPM

说明：个人整理了一些quartus II 中常用的宏模块，里面有他们的功能介绍，希望对大家有用。-Individuals compiled some commonly used macros quartus II module, which have their functional descr iption, want to be useful.
<杜维轩> 在 2025-06-24 上传 | 大小：2kb | 下载：0

[VHDL编程] qam1

说明：vhdl code for adde-vhdl code for adderrrrrrrrrrrrrrrrrrrr
<debashish> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] bis

说明：这是个并串转换的程序，用vhdl编写，希望对大家有用。-This is a string and the conversion process, using vhdl write, want to be useful.
<杜维轩> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] dds

说明：这是个基于dds的正弦波发生器的程序，用vhdl语言编写， 希望对大家有用。 -This is a sine wave generator based on dds program, using vhdl language, want to be useful.
<杜维轩> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] rxmodem

说明：vhdl file-vhdl filebbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbbb
<debashish> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] acc32bit

说明：本设计为32位数字相位累加器，门级描述的Verilog代码。其中，acc32bit.v为顶层文件，full_add1.v为一位全加器的门级描述模块，flop.v为触发器的门级描述模块。-The design for the 32-bit digital phase accumulator, gate-level descr iption of the Verilog code. Which, acc32bit.v as top-level file, full_add1.v as a full
<吴亮> 在 2025-06-24 上传 | 大小：738kb | 下载：0

[VHDL编程] txrx

说明：vhdl files tav kkkkk fffchkfdjgxjgcmnm-vhdl files tav kkkkk fffchkfdjgxjgcmnmnn
<debashish> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] juntos

说明：serparser vhdl file download gggggggggdstrhjtdsjtdc
<debashish> 在 2025-06-24 上传 | 大小：1kb | 下载：0

[VHDL编程] input

说明：input file vhdl downloac gfghfkhhgckhjhhjghbnvgfcvgbnh
<debashish> 在 2025-06-24 上传 | 大小：1kb | 下载：0