[VHDL编程] Digital-Clock

说明：基于FPGA 的数字时钟SHEJI-Digital Clock in the FPGA
<lichenhai> 在 2026-01-08 上传 | 大小：1.41mb | 下载：0

[VHDL编程] Program

说明：用VHDL状态机设计一个8位序列信号检测器。-Design a state machine in VHDL 8-bit serial signal detector.
<釉雪Dreamer> 在 2026-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Program2

说明：将8位待测预置数作为外部输入信号，即可以随时改变序列检测器中的比较数据。写出此程序的符号化单进程有限状态机。-The 8-bit pre-measured as the number of external input signal, which can change at any time in the sequence comparison of the data detector. Write the symbol of this process a single process fini
<釉雪Dreamer> 在 2026-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Program3

说明：用 vhdl 语言设计 8 位数码扫描显示电路，显示输出数据直接在程序中给出。增加 8 个 4 位锁存器作为输出显示数据缓冲器，由外部输入8个待显示的十六进制数。-Design with vhdl language display 8-bit digital scanning circuit, display output data are given directly in the program. Increased eight 4-bit latch display data buffer
<釉雪Dreamer> 在 2026-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Program

说明：设计一个 8 位数控分频器，将 8 位数控分频器扩展为 16 位数控分频器。 -Design an 8-bit digital divider, the 8-bit prescaler extended to 16-bit CNC CNC divider.
<釉雪Dreamer> 在 2026-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Program5

说明：设计一个 8 位数控分频器，将 8 位数控分频器扩展为 16 位数控分频器。 -Design an 8-bit digital divider, the 8-bit prescaler extended to 16-bit CNC CNC divider.
<釉雪Dreamer> 在 2026-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Program6

说明：用 vhdl 设计含异步清零和同步时钟使能的十进制加法计数器。再用 vhdl 设计含异步清零和同步时钟使能的十进制加减可控计数器。 -With vhdl design with asynchronous clear and synchronous clock enable decimal up counter. Vhdl design and then synchronize with asynchronous clear and clock enable control counter d
<釉雪Dreamer> 在 2026-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] VHDL

说明：基于VHDL的数字倍频器设计，这里只提供个算法，希望对你的编程有所启发。-Vhdl based on the number of times the frequency of the design,Here only to provide an algorithm, hope for your programming has been inspired.
<杜维轩> 在 2026-01-08 上传 | 大小：324kb | 下载：0

[VHDL编程] AHB_slave-ram

说明：AHB总线下的slave ram的verilog代码-AHB bus slave ram under the verilog code
<吴亮> 在 2026-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] LPM

说明：个人整理了一些quartus II 中常用的宏模块，里面有他们的功能介绍，希望对大家有用。-Individuals compiled some commonly used macros quartus II module, which have their functional descr iption, want to be useful.
<杜维轩> 在 2026-01-08 上传 | 大小：2kb | 下载：0

[VHDL编程] qam1

说明：vhdl code for adde-vhdl code for adderrrrrrrrrrrrrrrrrrrr
<debashish> 在 2026-01-08 上传 | 大小：1kb | 下载：0

[VHDL编程] bis

说明：这是个并串转换的程序，用vhdl编写，希望对大家有用。-This is a string and the conversion process, using vhdl write, want to be useful.
<杜维轩> 在 2026-01-08 上传 | 大小：1kb | 下载：0