资源列表

« 1 2 ... .03 .04 .05 .06 .07 2408.09 .10 .11 .12 .13 ... 4310 »

[VHDL编程The-8-down-counter-design

说明:带异步复位和计数使能控制的8位二进制减法计数器设计-With asynchronous reset and the count enable control 8 bit binary subtraction counter design
<于永远> 在 2025-06-24 上传 | 大小:677kb | 下载:0

[VHDL编程VGAHIGH

说明:640*480分辨率直接写屏幕,使用BorlandC++3.1开发-640* 480 screen resolution direct write, use BorlandC++3.1 development
<hanjing> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程fpga

说明:FPGA实验案例,包含十个实验:数字钟,计时器等-FPGA test case, consists of ten experiments: digital clock, timer, etc.
<舟舟> 在 2025-06-24 上传 | 大小:2.41mb | 下载:0

[VHDL编程32-float-point-adder

说明:32位浮点加法器。我第一次上载源码你就放过我吧,我就是想看一看加法器应该怎么做。-Floating point adder
<周奕彤> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程i2cslave_latest.tar

说明:I2C从机控制器Verilog源码,实现标准I2C从机接口-I2C slave controller Verilog source code to achieve the standard I2C slave interface
<CL> 在 2025-06-24 上传 | 大小:1.24mb | 下载:0

[VHDL编程Digital-PWM---Celio-Heitor-Sordi-Jr

说明:digital pwm for vhdl
<celio sordi> 在 2025-06-24 上传 | 大小:171kb | 下载:0

[VHDL编程spi_driver_verilog

说明:SPI控制器RTL级源码,实现标准SPI硬件接口-SPI controller RTL-level source code to achieve the standard SPI hardware interface
<CL> 在 2025-06-24 上传 | 大小:1.77mb | 下载:0

[VHDL编程1

说明:产生随机噪声信号,并对信号进行相位分析,谱分析,最后生成报告。-Random noise signal, and the phase signal analysis, spectral analysis, the final report generation.
<微微> 在 2025-06-24 上传 | 大小:281kb | 下载:0

[VHDL编程EDA_C2262

说明:Quartus_II_9.0破解器有明确的破解Quartus_II_9.0的步骤-Quartus_II_9. 0 cracked the clear cracked Quartus_II_9. 0 steps
<> 在 2025-06-24 上传 | 大小:29kb | 下载:0

[VHDL编程lcd

说明:LCD的循环显示,先点亮LCD然后对其进行操作,实现了通过nios2控制LCD的显示,-Cycle of the LCD display, first lit LCD and its operations, to achieve control through the nios2 LCD display,
<zxhou> 在 2025-06-24 上传 | 大小:1kb | 下载:0

[VHDL编程vhdl-example

说明:VHDL语言例程集锦,有很多经典的VHDL设计实例,适合FPGA初学者-VHDL language routines highlights, there are many classic examples of VHDL design for FPGA beginners
<刘亚> 在 2025-06-24 上传 | 大小:165kb | 下载:0

[VHDL编程jishu

说明:实现自动售货机的计数模块.en为接受信号,当投币开始时投币模块发出信号,计数模块开始工作,当计数到30时向控制模块发出t信号。Clr为控制器发送给计数模块的一个信号,当clr为1时,计数器归零。Clk为分频模块发送的时钟信号-failed to translate
<谌黔> 在 2025-06-24 上传 | 大小:3kb | 下载:0
« 1 2 ... .03 .04 .05 .06 .07 2408.09 .10 .11 .12 .13 ... 4310 »

源码中国 www.ymcn.org