资源列表

« 1 2 ... .97 .98 .99 .00 .01 2402.03 .04 .05 .06 .07 ... 4310 »

[VHDL编程MPEG

说明:MPEG-2TS 流嵌入控制数据的设计,设计的要求是用控制数据替换MPEG-2 TS 流中的空帧-MPEG-2TS control data stream embedded in the design, the design requirements is to control data to replace MPEG-2 TS stream of the air fr a me
<wq> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程vhdl4

说明:数字密码锁: 1.系统具有预置的初始密码“00000001”。 2.输入密码与预存密码相同时,开锁成功,显示绿灯,否则开锁失败,显示红灯。 3.具有修改密码功能。修改密码时,先开锁,开锁成功才可以修改。 4.系统同时具有关锁功能。关锁后,显示红灯。 5.密码由拔码开关表示,开锁由按键表示。 6具有一个复位按键。按键后,回到初始状态。 -The number of locks: 1. System has preset the initial password 000
<宫逢源> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程vhdl

说明:《数字信号处理的FPGA实现》(第二版)光盘VHDL代码-" The FPGA digital signal processing to achieve" (second edition) CD-ROM VHDL code
<王昊> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程vhdl

说明:VHDL编写的例程,一般常见的运用里面都包含了。该程序对于VHDL的前期学习者有很大的帮助-VHDL routines prepared, use common contain it. The program for the early stage of VHDL great help learners
<liujingxing> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程4343434343443

说明:基于FPGA的ASK编码器和译码器的实现源代码-the ask decoder and encoder based on FPGA
<ganzhhua> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程usb.vhd

说明:用FPGA模拟USB功能,采用VHDL语言编写,代码完善编译通过-USB functionality using FPGA simulation using VHDL language, compile the code complete
<张小琛> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程8051vlog

说明:8051IP核,verilog源代码,包含测试向量,-8051 IP Core verilog code, with testbench
<zhangq> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程ASKencoderanddecoder

说明:ASK编码器与译码器,使用Verilog编写-ASK encoder and decoder, the use of writing Verilog
<潘映波> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程count10

说明:在quartus环境下,开发的一个10位的计数器,性能可靠,可用作初学者的学习-Quartus environment in the development of a 10-bit counter, reliable performance, can be used for beginners to learn
<jim> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程Commonly-used--source

说明:常用算法程序集(C%%乙乙介绍)来源 用fpga实现-Commonly used algorithm assembly (C B B descr iption) sources to achieve with fpga
<> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程tri_states

说明:用Verilog语言写一个三态缓冲器,必须使两个使能端都有效,才能允许器件的三态输出有效。已编译通过。-Using the language of Verilog to make a tri-states machine.
<sunying> 在 2025-06-24 上传 | 大小:246kb | 下载:0

[VHDL编程ASKcode

说明:ASK编码器与译码器, ASK编码器与译码器 -Encoder and decoder ASK, ASK encoder and decoder, ASK ASK encoder and decoder encoder and decoder
<sdj> 在 2025-06-24 上传 | 大小:246kb | 下载:0
« 1 2 ... .97 .98 .99 .00 .01 2402.03 .04 .05 .06 .07 ... 4310 »

源码中国 www.ymcn.org