[VHDL编程] qiangdaqi

说明：抢答器。可以直接用QUARTUS2运行，解压无需密码。以前我们做实验的时候用的这个-Answer devices. Can be directly used QUARTUS2 running, unzip without a password. Previous experiments when we used to do this
<catalina> 在 2025-06-24 上传 | 大小：249kb | 下载：0

[VHDL编程] fpga_sample_program

说明：学习vhdl硬件描述语言的一些例子的原代码，比较全面，相信对初学者很有帮助-VHDL hardware descr iption language to learn some examples of the original code, a more comprehensive, I believe very helpful for beginners
<马斌> 在 2025-06-24 上传 | 大小：249kb | 下载：0

[VHDL编程] PPM

说明：ppm脉位调制数字基带系统的设计，包括完整的QuartusII工程和Ｍodelsim仿真文件-ppm PPM digital base-band system design, including complete engineering and QuartusII ModelSim simulation files
<wanyou> 在 2025-06-24 上传 | 大小：249kb | 下载：0

[VHDL编程] vhdl

说明：学习vhdl硬件描述语言的一些例子的原代码-VHDL hardware descr iption language to learn some examples of the original code
<dream> 在 2025-06-24 上传 | 大小：249kb | 下载：0

[VHDL编程] beep

说明：实现beep发出1234567的音乐声音-beep 123456
<hhy> 在 2025-06-24 上传 | 大小：249kb | 下载：0

[VHDL编程] MCU_V_PWM_16bit

说明：单片机通过总线，将占空比和频率送到CPLD/FPGA中，并控制PWM输出.采用Verilog HDL语言编写。-Microcontroller by bus, the duty cycle and frequency sent to the CPLD/FPGA in, and control the PWM output. Using Verilog HDL language.
<zhouming> 在 2025-06-24 上传 | 大小：249kb | 下载：0

[VHDL编程] adder8

说明：adder 8-bits the code is describe as vhdl to find the summery of two inputs
<yb> 在 2025-06-24 上传 | 大小：249kb | 下载：0

[VHDL编程] uart_tx

说明：在SP605开发板上实现了串口的发送程序，并且通过验证。可以通过串口调试助手进行测试！-SP605 development board serial transmission program, and validation. Tested by serial debugging assistant!
<曹荣丽> 在 2025-06-24 上传 | 大小：248kb | 下载：0

[VHDL编程] BASYS2_CLOCK

说明：基于xilinx basys2开发板 实现数字钟功能-Development board based on xilinx basys2 digital clock function
<曾昶畅> 在 2025-06-24 上传 | 大小：248kb | 下载：0

[VHDL编程] my_uart2

说明：基于FPGA的串口通信源代码。已经经过调试助手测试，-Release 13.2- WebTalk (O.61xd) Copyright (c) 1995-2010 Xilinx, Inc. All rights reserved. Project Information -------------------- ProjectID=BFC2DD71D6FA404A87FDA640DB4B5999 ProjectIteration=14 WebTalk Sum
<chen> 在 2025-06-24 上传 | 大小：248kb | 下载：0

[VHDL编程] fpga_usb_serial_20131205.tar

说明：usb serial core is a vhdl synthesizable code, implementing serial data transfer over usb. Combine with a UTMI-compatible transceiver chip, this core acts as a USB device that transfers a byte stream in both directions over the bus
<Doom Train> 在 2025-06-24 上传 | 大小：248kb | 下载：0

[VHDL编程] The-first-edition-oscilloscope

说明：第一版魏坤手持开源示波器-The first edition open sourse handheld oscilloscope
<Elante> 在 2025-06-24 上传 | 大小：248kb | 下载：0