[VHDL编程] 2BCD

说明：二进制转BCD码 verilog hdl Quartus II 9.0sp2 编译通过 所有的文件-Binary to BCD code verilog hdl Quartus II 9.0sp2 compile all the documents
<王冠> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] debussy

说明： Debussy 是NOVAS Software, Inc(思源科技)发展的HDL Debug & Analysis tool，这套软体主要不是用来跑模拟或看波形，它最强大的功能是：能够在HDL source code、schematic diagram、waveform、state bubble diagram之间，即时做trace，协助工程师debug。 本文主要是介绍Debussy的使用，以及如何在Modelsim环境下生成Debussy所需要的fsdb文件-user guide f
<liangyao> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] FPGA-LED

说明：基于FPGA的大屏幕LED点阵显示系统设计-FPGA-based large-screen LED dot matrix display system
<夏> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] ymq.ppt.tar

说明：掌握二-十进制(BCD码)异步计数器的工作原理和设计方法； 掌握中规模集成二-五-十进制异步计数器74LS90的功能及其应用；-Master II- Decimal (BCD code) the principle and an asynchronous counter design grasp the scale of integration in two- five- Decimal asynchronous counter 74LS90 features and applicatio
<jxm> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] MOTOR

说明：基于EP1C6Q240的步进电机设计，简单易懂，调试通过，基于quartus6.0-EP1C6Q240 stepper motor based design, easy to understand, debug through, based on quartus6.0
<> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] max118FPGA

说明：控制AD。。利用verilog编写的控制max118的程序。文件包含仿真波形文件。-The use of written control max118 verilog program. File contains the simulation waveform files.
<sue> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] AM-FM-software-radio

说明：用FPGA开发AM，FM接收机的论文，外国人写的，我已实现-FPGA development using AM, FM receiver paper, written by foreigners, I realized
<chenblue> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] DE2_115_CAMERA

说明：d5m的DE2驱动Verilog HDL -d5m driven on DE2 by Verilog HDL
<阿凡提> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] watch

说明：QuartusII 应用vhdl语言，实现秒表的设计，有暂停键，清零键等功能-QuartusII vhdl language, stopwatch design, Pause, cleared key functions
<张晓瑞> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] freq

说明：在Quartus下VHDL编写的一个频率测试模块，自动转换为十进制数字输出到数码管上。-A frequency test modules written in VHDL in Quartus under are automatically converted to the decimal number is output to the digital tube.
<voldemortqq> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] UART-RS232

说明：用verilog语言描述了uart串口通信实验-Verilog language descr iption of the uart serial communication experiment
<liu> 在 2025-06-26 上传 | 大小：280kb | 下载：0

[VHDL编程] DECODER7

说明：基于FPGA的BCD/七段译码器的设计，QuartusII编译通过，采用VHDL语言编写。-Based on FPGA BCD/these seven decoder design, QuartusII compile, USES the VHDL language.
<左云华> 在 2025-06-26 上传 | 大小：280kb | 下载：0