[VHDL编程] Verilog

说明：给大家一些关于VERILOG方面的学习以及练习的资料 主要是代码 希望大家喜欢-To everyone on the Verilog learning and practice of information is the code hope that everyone likes
<王千源> 在 2025-09-29 上传 | 大小：281kb | 下载：0

[VHDL编程] ALU

说明：ALU 内附 ALU op code 对照表格-ALU control forms included ALU op code
<赵彦> 在 2025-09-29 上传 | 大小：281kb | 下载：0

[VHDL编程] cpldfpgexpcode

说明：嵌入式应用开发技术白金手册源代码 嵌入式应用开发技术白金手源代码-this is a vhdf code
<qiyifan> 在 2025-09-29 上传 | 大小：281kb | 下载：0

[VHDL编程] 07.PmodTMP

说明：一款温度转换芯片的状态机 xilinx fpga-A temperature conversion chip state machine xilinx fpga
<李东方> 在 2025-09-29 上传 | 大小：280kb | 下载：0

[VHDL编程] Verilog135example

说明：Verilog的135个经典设计实例及代码-failed to translate
<LD> 在 2025-09-29 上传 | 大小：280kb | 下载：0

[VHDL编程] wishbone-flash-

说明：wishbone总线的Flash闪存接口设计的相关资料-relevant information wishbone bus Flash memory interface design
<浩慧> 在 2025-09-29 上传 | 大小：280kb | 下载：0

[VHDL编程] Xilinx_DDR

说明：本文档对ISE开发环境利用MIG调用DDR2 IP CORE进行了进行了详细的介绍，对初学者很有帮助。其中FPGA芯片为Xilinx公司SP6 FPGA, DDR2 内存为Micron 公司的一款 R2 MT47H128M8 芯片。-This document calls ISE development environment using MIG DDR2 IP CORE conducted a detailed descr iption, very helpful for beginners.
<刘明> 在 2025-09-29 上传 | 大小：280kb | 下载：0

[VHDL编程] shumaguan

说明：七段数码管驱动，在DE2开发板上通过拨动开关输入数字，在数码管中显示-Seven-segment LED driver, the DE2 board to enter numbers by toggle switch in the digital tube display
<李西平> 在 2025-09-29 上传 | 大小：280kb | 下载：0

[VHDL编程] dice

说明：This zip file is a complete project which designed a virtual dice randomly. Besides, the random math using 8 registers to give a input to the control.
<zhangyi wang> 在 2025-09-29 上传 | 大小：280kb | 下载：0

[VHDL编程] test6

说明：本实验就是利用实验系统中的按键开关模块和 LED 模块以及数码管模块来实现一个简单的七人表决器的功能。按键开关模块中的键 1～键 7 表示七个人，当按键开关输入为‘ 1’时，表示对应的人投同意票，否则当按键开关输入为‘ 0’ 时，表示对应的人投反对票； LED 模块中 D1 表示七人表决的结果，当 LED1 点亮时，表示此行为通过表决；否则当 LED1 熄灭时，表示此行为未通过表决。同时通过的票数在数码管上显示出来-This experiment is the use of the expe
<小方> 在 2025-09-29 上传 | 大小：280kb | 下载：0

[VHDL编程] DCMotocyclone 1

说明：dc motor driver interface on epc1
<igor5451> 在 2025-09-29 上传 | 大小：280kb | 下载：0

[VHDL编程] 17416335PLLfpgapaper

说明：PLL CONFIGURATION USING FPGA IN VERILOG LANGUAGE
<nassrou> 在 2025-09-29 上传 | 大小：280kb | 下载：0