[VHDL编程] Phonecontroller

说明：VHDL程序编写的电话控制器，完整地quartus工程文件，可直接运行。-the telephone controller by VHDL
<Alvin> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] state_machine

说明：基于FPGA用VHDL编写的状态机控制步进电机.-Prepared by the state machine control VERILOG stepper motor.
<island> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] cc14585

说明：用vhdl语言编译一个8位二进制求补器 对输入的数字进行求补运算-Vhdl language compiler with an 8-bit binary complement of the input device to complement the number of operations
<宋子皓> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] carry_lookahead_add4

说明：4位的超前进位加法器，门级电路连接得到，verilog代码实现-4-bit look-ahead adder, gate-level circuit
<陈振睿> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] USB2_0

说明：USB2_0设备控制器IP核的AHB接口技术。-USB2_0 Device Controller IP Core AHB interface technology.
<陈锴> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] 123_ise9migration

说明：DDS正弦信号发生器verilog的功能强大很实用-dds sin verilog
<亮晶晶> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] my_viterbi

说明：forward error correction
<mehdi> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] time

说明：1S和0.5S时间分频程序，基于EM570，-time for 1Sand 0.5S,for EM570
<liu> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] openfire2_latest[1].tar

说明：VGA 到LVCD verilog 源码，接口为RGB4:2:2 模式可以选择-The OpenCores Enhanced VGA/LCD Controller Core provides VGA capabilities for embedded systems. It supports both CRT and LCD displays with user programmable resolutions and video timings, thus provid
<杨永> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] simulace_edk

说明：simulation of source in edk
<Petr> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] prj_5

说明：FIFO Using MyFIFO_Block_Memory_v7_1 with verilog code
<amin> 在 2025-06-25 上传 | 大小：282kb | 下载：0

[VHDL编程] UART

说明：串口通讯，光纤通讯，需要中间一个CPLD的转换，这个转换需要一种自适应的算法。-Serial port and serial port and optical fiber communication and optical fiber communication serial communication serial port and serial port and optical fiber communication and optical fiber communication seria
<杨志鹏> 在 2025-06-25 上传 | 大小：282kb | 下载：0