[VHDL编程] 3Verilog

说明：给大家上传一本非常好的关于verilog-hdl的电子书，实用，易懂，易学。此为第三章-Give us a very good upload on verilog-hdl of e-books, practical, easy-to-understand, easy to learn. This is the third chapter
<徐振华> 在 2025-09-29 上传 | 大小：297kb | 下载：0

[VHDL编程] vga_display

说明：VGA controller源码及显示汉字和ascii字符的c代码实例，已在DE2-70上实现-vga_controller source code and c code which can display chinese charactors and ASCII code on the VGA
<> 在 2025-09-29 上传 | 大小：297kb | 下载：0

[VHDL编程] 003

说明：这是初学者学习verilog硬件描述语言很好的资料，第三章 study verilog- study verilog
<ray> 在 2025-09-29 上传 | 大小：297kb | 下载：0

[VHDL编程] Verilogyaoshu

说明：Verilog HDL语言的要素，掌握Verilog HDL语言的各规则-Verilog HDL
<nickaj> 在 2025-09-29 上传 | 大小：297kb | 下载：0

[VHDL编程] ca04

说明：Input-Output lecture notes for Computer Architectures. It includes MC68000 I-O design and I-O patterns for memory and bus. Also, there are handshake mechanism.
<niziplimali> 在 2025-09-29 上传 | 大小：296kb | 下载：0

[VHDL编程] COUNT

说明：摸4、8、16计数器各一个，验证过确实可用，大家可以放心下载-4、8、16-bits counter~
<> 在 2025-09-29 上传 | 大小：296kb | 下载：0

[VHDL编程] PLI-example

说明：PLI是实现C程序和硬件语言，包括VHDL，verilog混合编程的接口规范，本例给出VC++环境示范例子，实现VERILOG可以调用C语言函数。-PLI is the specification to perform interface between C and HDL language. This example give a c function called by verilog!
<hanyu> 在 2025-09-29 上传 | 大小：297kb | 下载：0

[VHDL编程] JiShuQi

说明：实现了一个秒表计数器，输入为2MHZ时钟，使用VHDL语言实现-It implements a stopwatch counter input 2MHZ clock, using VHDL language
<黄予> 在 2025-09-29 上传 | 大小：296kb | 下载：0

[VHDL编程] 77

说明：基础实验_12_有限状态机 ：Moore型序列检测器-Basic experiment _12_ finite state machine: Moore type sequence detector
<luhairong> 在 2025-09-29 上传 | 大小：296kb | 下载：0

[VHDL编程] Counter

说明：采用HDL语言，实现计数器的功能，这个在程序设计中很常见。-The counter is design by HDL.
<robin> 在 2025-09-29 上传 | 大小：296kb | 下载：0

[VHDL编程] m.e.n.t.o.r._.k.e.y

说明：License Key Generator for Mentor Modelsim Product
<ryulee88 > 在 2025-09-29 上传 | 大小：296kb | 下载：0

[VHDL编程] state_machine

说明：a state machine in vhdl
<Tabbie> 在 2025-09-29 上传 | 大小：296kb | 下载：0