[VHDL编程] TRAFFICCONTROL

说明：该程序是用一片HDPLD和若干外围电路实现的十字路*通控制器,其中包含顶层图形文件和源文件以及仿真波形-the program is a HDPLD and a number of external circuits to achieve a crossroads traffic controller, these include top graphics files and source documentation and simulation waveforms
<jipengfei> 在 2025-06-23 上传 | 大小：299kb | 下载：0

[VHDL编程] 5555

说明：微波炉定时器集成电路的设计 1、 控制状态机：工作状态状态转换。 2、 数据装入电路：根据控制信号选择定时时间、测试数据或完成信号的装入。 3、 定时器电路：负责完成烹调过程中的时间递减计数和数据译码供给七段数码显示，同时还可以提供烹调完成时间的状态信号供控制状态机产生完成信号。 -microwave timer IC design a control state machine : state of the state conversion work. 2, data l
<吴倩> 在 2025-06-23 上传 | 大小：299kb | 下载：0

[VHDL编程] iic

说明：一个verilog源代码，可用ISE等实现，功能为I2C接口标准建模。-A verilog source code, can be used, such as the realization of ISE, the functional model for the I2C interface standard.
<PUDN_CHEN> 在 2025-06-23 上传 | 大小：299kb | 下载：0

[VHDL编程] AdderSubtractor

说明：4-Bit Adder Subtractor Verilog Code. (Complete project)
<gunkaragoz> 在 2025-06-23 上传 | 大小：299kb | 下载：0

[VHDL编程] UpDownCounter

说明：8-Bit Up Down Counter Verilog Code
<gunkaragoz> 在 2025-06-23 上传 | 大小：299kb | 下载：0

[VHDL编程] key_press

说明：利用FPGA采集按键，加了消斗。其实跟单片机的效果差不多。-The use of FPGA collect keys, plus the elimination fighting. In fact, almost with the effect of SCM.
<xiaole> 在 2025-06-23 上传 | 大小：299kb | 下载：0

[VHDL编程] EDA-Cont-LED-201006

说明：FPGA-CPLD实习计数器7段数码管控制接口设计与LED显示控制，FPGA译码-FPGA-CPLD internship counter 7-segment LED control interface design and LED display control, FPGA decoder
<云平> 在 2025-06-23 上传 | 大小：298kb | 下载：0

[VHDL编程] RTL

说明：verilog编写的关于使用MENTOR的MBISTArchitect进行momery的自测试代码，包含测试算法模型，SRAM,ROM模型-verilog prepared by the use of MBISTArchitect for momery MENTOR self-test code, including test algorithm model, SRAM, ROM model
<> 在 2025-06-23 上传 | 大小：298kb | 下载：0

[VHDL编程] lab-1

说明：Lab1 from altera this is basic is getting to you
<quan> 在 2025-06-23 上传 | 大小：298kb | 下载：0

[VHDL编程] add

说明：在fpga上实现加法器功能，使用的是vhdl语言-Achieve sum functions on fpga
<李为> 在 2025-06-23 上传 | 大小：298kb | 下载：0

[VHDL编程] naozhong

说明：fpga实现的闹钟程序。可以实现闹钟的基本功能。-fpga implementation alarm procedures. You can achieve the basic function alarm clock.
<方珍> 在 2025-06-23 上传 | 大小：298kb | 下载：0

[VHDL编程] EEPROM

说明：verilog编写的EEPROM读写操作程序 有流水灯显示-EEPROM write verilog written operating procedures have water lights display
<maowentao> 在 2025-06-23 上传 | 大小：298kb | 下载：0