[VHDL编程] vhdl_clock

说明：VHDL实现数字时钟，利用数码管和CPLD 设计的计数器实现一个数字时钟，可以显示小时，分钟，秒。程序主要要靠考虑十进制和六十进制计数器的编写。 以上实验的程序都在源代码中有详细的注释-VHDL digital clock, the use of digital control and CPLD design to achieve a number of counter clock, show hours, minutes and seconds. The procedure depends
<赵海东> 在 2025-06-22 上传 | 大小：317kb | 下载：0

[VHDL编程] lab2_tutorial

说明：摘自university of waterloo的个别知道笔记，主要关于electrical and computer engineering方面，包括了8-bit hamming的编解码以及使用VHDL的硬件开发-From the university of waterloo the individual aware of notes, mainly on the electrical and computer engineering, including the 8-bit hamming
<hsutingting> 在 2025-06-22 上传 | 大小：317kb | 下载：0

[VHDL编程] VHDLauto

说明：自己变得自动售邮票机vhdl程序，仿真已通过，适合初学者参考。-Become their own stamp vending machine VHDL procedures, simulation has passed for beginners reference.
<zhangxin> 在 2025-06-22 上传 | 大小：317kb | 下载：0

[VHDL编程] Avalon_VGA_Controller

说明：Vga Controller source code for Altera FPGA
<leblebitozu> 在 2025-06-22 上传 | 大小：317kb | 下载：0

[VHDL编程] 4-answer

说明： HDL开发的四路抢答器，用按钮开关作为输入设备，在DE2-70开发板上实现。- 4 responser，developed by the QuartuesII software in DE2-70 board
<ricky> 在 2025-06-22 上传 | 大小：316kb | 下载：0

[VHDL编程] zhong

说明：基于FPGA的数字时钟，能校时、校分，整点报时。-fpga clock
<ZHANGXUTING> 在 2025-06-22 上传 | 大小：316kb | 下载：0

[VHDL编程] pci

说明：实现pci接口，采用的是Verilog语言进行的编程-Realize the pci interface
<wu> 在 2025-06-22 上传 | 大小：316kb | 下载：1

[VHDL编程] lcd1602

说明：这个能在LCD1602上能显示时间和日期，并且能够准确的调节时间。-This can be in the LCD1602 can show the time and date, and can be accurate to adjust the time.
<付石涛> 在 2025-06-22 上传 | 大小：316kb | 下载：0

[VHDL编程] exp5

说明：本实验要求完成的任务是在时钟信号的作用下，通过输入八位的拨动开关输入不同的数据，改变分频比，使输出端口输出不同频率的时钟信号，达到数控分频的效果。在实验中时，用八个拨动开关做为数据的输入，当八个拨动开关置为一个二进制数时，在输出端口输出对应频率的时钟信号，用户可以用示波器观察输出频率的变化，也可以使输出端口接LED灯来观察频率的变化。在此实验中我们把输出接入LED灯。-This experiment required to complete the task is the role of the
<真三战魂> 在 2025-06-22 上传 | 大小：316kb | 下载：0

[VHDL编程] full_adeeeder

说明：FPGA上的一个全加器实例程序，通过测试，可以直接运行在fpga开发板上。-A full adder example on FPGA program, through the test, can be run directly on the FPGA development board.
<叶红> 在 2025-06-22 上传 | 大小：316kb | 下载：0

[VHDL编程] bmp2bin

说明：将BMP图像信息转换成coe文件,用与Xilinx fpga的ROM初始化-turn the information of BMP to coe document for Xilinx FPGA
<liling> 在 2025-06-22 上传 | 大小：316kb | 下载：0

[VHDL编程] shiyan_2_1

说明：这是一个VHDL写的数据选择器，正确仿真和验证，是初学者好例子。-This is a write VHDL data selector, correct simulation and verification, is a good example for beginners.
<wzl> 在 2025-06-22 上传 | 大小：316kb | 下载：0