[VHDL编程] VGA_STUDY--OK

说明：VGA 测试程序，可显示彩色条纹，用vhdl语言编写，经过测试，运行稳定，带有注释！-VGA test procedure can be displayed color stripes, using VHDL language, tested and stable operation with Notes!
<于来宝> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] 100VHDLexample

说明：VHDL编程中常用到的100个例子的源程序包括四输入多路器，信号驱动源，寄存／计数器等，使用非常方便。-VHDL programming of commonly used example of the source 100 includes a four-input multiplexer, the signal driver source, storage/counter, etc., very convenient to use.
<张兆伟> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] VHDL

说明：VHDL的100个简单实例，可以参考一下-100 a simple VHDL example, you can refer to
<王子> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] OpenSpacewire_090406

说明：SpaceWire节点逻辑，VHDL，希望有帮助-SpaceWire Node logic, can be used widely
<chanlibin> 在 2025-06-21 上传 | 大小：319kb | 下载：1

[VHDL编程] Parity_Gen_Source

说明：The Included files are the executed Output files of Parity Generator Ciruit
<Syed Shafi> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] 3D_Models_Convertor

说明：3D Models Convertor 3D Models Convertor-3D Models Convertor 3D Models Convertor 3D Models Convertor
<diyeasy> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] clock

说明：时钟设计 实现钟表功能可自动调节时间的大小以及充当秒表-Clock design and implementation of time clocks feature automatically adjusts the size and act as a stopwatch
<吕波> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] FPGA-source-code-in-IRIG_B-Design

说明：FPGA在IRIG_B码源设计中FPGA source code in IRIG_B Design-FPGA source code in IRIG_B Design
<llcc0554> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] 04-mifokovac

说明：BPSK, QPSK MODULATOR SIMULATION MODEL
<nashwa> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] GPSA

说明：FPGA低成本GPS信号模拟器设计GPS signal simulator designed low-cost FPGA-GPS signal simulator designed low-cost FPGA
<beat> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] textio03

说明：在QUARTUS II 下用 MODELSIM 仿真的例子，用TEXTIO文件进行仿真，带读取数据的文本文件，注释也比较详尽。对初学仿真有帮助。-In QUARTUS II with MODELSIM simulation examples, simulation with TEXTIO file, a text file with read data, comments are more detailed. Simulation helpful for beginners.
<xuegamgma> 在 2025-06-21 上传 | 大小：319kb | 下载：0

[VHDL编程] multi

说明：基于Verilog HDL 的乘法器，可以实现一些功能的计算(Multiplier based on Verilog HDL)
<五小客> 在 2025-06-21 上传 | 大小：318kb | 下载：0