[VHDL编程] 528995200441123245276683

说明：基于fpga的多功能电子钟的设计非常使用希望对大家有帮助啊-FPGA-based multi-functional electronic clock design to use would like to help everyone ah
<xhb> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] uart_niosII

说明：基于FPGA芯片，在Nios II IDE软件的开发环境下写的NIos II 软核uart源代码！-Based on FPGA chip, the Nios II IDE software development environment written in NIos II soft-core uart source code!
<陈涛> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] Advanced_Electronic_Design_with_VHDL

说明：One of these files is a design automation guideline with advanced VHDL samples. The material can be used either by beginners as well as by experienced digital designers. The second file teaches how to use PSL assertions in VHDL designs.
<fastachka> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] FPGAs_in_a_nutshell

说明：This rar files contains the presentation about FPGA and CPLD .
<Tushar> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] fsk_demodulation

说明：FSK的解调过程，及仿真图形，改变输入可以得到不同的输出结果-FSK demodulation process, and simulation graphics, change the input can have different output
<纪雪莲> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] FIFO

说明：FPGA实现FIFO模块，用于异步数据处理，作为高速缓冲CACHE-FPGA realization of FIFO module for asynchronous data processing, as the cache CACHE
<王军> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] C_Based_System_Level_Design

说明：SYSTEMC设计手册 C_Based_System_Level_Design-C_Based_System_Level_Design
<zhang> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] lcd

说明：用Verilog写的数码管动态显示代码，可以直接使用，在quartus ii软件9.0以上版本运行-Verilog digital control with dynamic display of written code, can be used directly in the quartus ii software, version 9.0 or above to run
<陈飞> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] dilbalu_fir1

说明：fir coding in vlog in fpga
<dileepkumar> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] code-

说明：消抖代码 应用于fpga 基础实验 常用-Debounce code commonly used in basic experimental fpga
<> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] Camera_Interface_Verilog

说明：该源代码包是基于片上系统的摄像头接口的Verilog语言程序，它包括以下5部分：RTL源代码，测试平台，软件仿真C代码，FPGA综合时的sdc和ucf文件，说明文档。-This source code package is the camera interface module based on the SoC use Verilog language. It has the following 5 parts: RTL code, testbench, software simulating
<jinjin> 在 2025-06-20 上传 | 大小：340kb | 下载：0

[VHDL编程] Design-of-taxi-meter-Based-on-FPGA

说明：本文分析了当前国内外出租车计费系统的基本组成和工作原理及主要的两种设计方式:基于单片机的设计方式和基于FPGA的设计方式；并对这两种实现方式的优点和缺点进行分析，比较后确定本系统的方案：基于FPGA的出租车计费系统的设计。-This paper analyzes the current taxi charging system at home and abroad, working principle and basic components of two major design approa
<陈一> 在 2025-06-20 上传 | 大小：340kb | 下载：0