[VHDL编程] digital_clock

说明：实现嵌入式系统的秒表计时，时间显示和闹钟功能-Implementation of embedded systems stopwatch timer, time display and alarm clock function
<土山> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] 24_bit_register

说明：自己使用VHDL语言编写的24位寄存器.主要用于DDS中-24bit_register
<wanghaosen> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] UART

说明：Hardware Design with VHDL Design Example: UART
<j> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] pwm

说明：verilog实现PWM 开发环境 QUARTUS II7.0-verilog to achieve PWM development environment QUARTUS II7.0
<exun> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] shanshuoliushui

说明：verilog实现闪烁灯和流水灯dechengxu-verilog liushuideng shanshuodeng chengxu
<李进> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] HY57V641620HG.vp

说明：Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现-Hynix' s 8M Byte SDR SDRAM Simulation of the Verilog language
<tom> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] VHDL_Style_Guide

说明：Great guide for writing VHDL
<timngo> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] CummingsHDLCON1999_BehavioralDelays_Rev1_1

说明：Verilog models with behavioral delays
<milner> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] DE2ScompPeripheralProject

说明：DE2 audio file for altera board
<Ashen> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] xapp655

说明：xapp655 from xilinx website: Mixed-Version IP Router (MIR) in Verilog
<bugidan> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] VHDL_Style_Guide

说明：A style guide for VHDL, the popular hardware descr iptive language for the design/specification of ASICs, FPGAs and CPLDs ICs.-A style guide for VHDL, the popular hardware descr iptive language for the design/specification of ASICs, FPGAs and CPLDs I
<johnp> 在 2026-01-12 上传 | 大小：53kb | 下载：0

[VHDL编程] pinlvji

说明：数字频率计的Verilog HDL语言实现，已经通过仿真-Digital frequency meter Verilog HDL language implementation has been through simulation
<吴吗> 在 2026-01-12 上传 | 大小：53kb | 下载：0