[VHDL编程] Mimasuo

说明：设计要求(黑体小四，1.5倍行距，段前0.5行) 1）密码预先在内部设置，可以设置任意位密码，这里采用6位十进制数字作为密码； 2）密码输入正确后，密码器将启动开启装置。这里密码器只接受前6位密码输入，并以按键音提示，多余位数的密码输入将不起作用； 3）允许密码输入错误的最大次数为三次, 密码错误次数超过三次则进入死锁状态, 并发出警报 4）报警后，内部人员可以通过按键SETUP使密码器回到初始等待状态； 5）密码器具有外接键盘，可以用来输入密码和操作指令； -Desi
<GuTao> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] iso9141_xapp365_Automatic_Scanner_Tool

说明：ISO9141 Automatic Scanner Tools VHDL code
<jc> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] b

说明：递归下降分析器的设计 首先将文法改写成EBNF形式，根据递归下降分析法基本思想编写程序。 -The design of recursive descent parser rewrite first EBNF grammar forms, according to the basic idea recursive descent analysis programming.
<卜丽娜> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] _5_key_led_without_debounce

说明：学习fpga首选源码，初学者必备！！！verilog写得开关和led-Fpga preferred learning source, essential for beginners! ! ! verilog write switch and led
<光芒电子> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] cntr-all

说明：VHDL code for 3 bit counter
<bobby> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] vgalab2

说明：field programmable gate array
<rhiessa> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] multi_bank_OLD

说明：A expensive MultiBank Algorithm for DVB Deinterleaving
<kalidas> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] ep2c35_4_11_spi_send

说明：这个程序用来在FPGA内实现SPI接口的通讯。程序使用verilog硬件语言编写。-this program is writen by verilog HDL.it is for spi communicate in FPGA
<Nevin Young> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] 4-20ma---0-10v-LCD

说明：4-20ma application note
<LVNT> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] RC6-block-cipher-using-VHDL

说明：VHDL implementation of RC6 encryption algorithm Test file represent applying all zero input and all zero key note that result is correct but bytes positions are swapped
<waleed> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] PWM

说明：在一般MCU都没有自带PWM模块，必须通过定时器产生。虽然能够实现这个PWM，但是需要以浪费宝贵的定时器为前提。本例采用ＳＴＣ12C些列单片机的两路PWM模块产生两路PWM，占空比从0 --99 -In general, do not bring their own low-end MCU PWM module, must be the timer. Although able to achieve this PWM, but need to waste valuable timer as a
<linjian> 在 2025-09-27 上传 | 大小：54kb | 下载：0

[VHDL编程] digtal_clock

说明：基于fpga的数字钟, quartus II 环境-digtal clock implement on fpga
<mend> 在 2025-09-27 上传 | 大小：54kb | 下载：0