资源列表

« 1 2 ... .80 .81 .82 .83 .84 2685.86 .87 .88 .89 .90 ... 4310 »

[VHDL编程LEDjun

说明:此程序能够实现4位二进制乘法,可以放心使用,可能不太全,第一次上传,不大明白-4*4 multiply which can be used that s all.
<赵伟> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程lcd

说明:LCD SpartaN3E fpga vi
<unu> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程verilog

说明:verilog 入门概述 新手学习资料-Getting Started with an overview of novice learning materials verilog
<梁小华> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程Verilog

说明:verilog快速入门--FPGA-verilog quick start- FPGA
<caoxiaohua> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程alu32bit

说明:verilog hdl alu module it is 32bit alu and 1bit alu
<park> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程12345

说明:本程序为直线插补程序,运用在数控机床上.RAR-This procedure is linear interpolation procedure, used in CNC machine tools. RAR
<孤帆依梦> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程Clk_Div

说明:FPGA分频器的设计,通过修改参数值可以实现各种时钟频率信号。-Divider FPGA design can be achieved by modifying the parameter values ​ ​ of various clock frequency signal.
<sun pei> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程rs232c

说明:基于EP1C6Q240的串口rs232通信程序代码设计,简单易懂,调试通过,基于quartus6.0-Serial rs232 communication based EP1C6Q240 code design, easy to understand, debug through, based on quartus6.0
<> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程Verilog-HDL

说明:verilog基础知识,对verilog进行一些简单的描述,使编程者掌握EDA工具的使用和编程-the fundermental knowledge of verilog
<徐云川> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程Multi-functional-digital-clock

说明:多功能数字时钟 时钟显示 手动计时 整点报时-Multi-functional digital clock Clock display Manual timing Hourly Chime
<lee> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程DDR-with-CoolRunner-II

说明:详细讲解了CoolRunner II CPLD与DDR SDRAM的接口设计-Explained in detail about the design of the CoolRunner II CPLDs and DDR SDRAM interface
<yanghengxu> 在 2025-06-18 上传 | 大小:360kb | 下载:0

[VHDL编程VERILOG

说明:verilog的基础知识与编程基础,Verilog HDL 练习题-verilog basic knowledge of programming basics and Verilog HDL Exercise
<free> 在 2025-06-18 上传 | 大小:360kb | 下载:0
« 1 2 ... .80 .81 .82 .83 .84 2685.86 .87 .88 .89 .90 ... 4310 »

源码中国 www.ymcn.org