[VHDL编程] veriloghdl快速入门

说明：verilog hdl 快速入门,里面包含很多有用的硬件描述语言的程序-Verilog HDL Quick Start, which contains many useful hardware descr iption language procedures
<guo> 在 2025-06-17 上传 | 大小：363kb | 下载：0

[VHDL编程] fpga_xilinx

说明：FPGA内部程序设计培训PDF版, FPGA内部程序设计培训PDF版-fpag develop designer xilinx editon fpag develop designer xilinx editon
<王明明> 在 2025-06-17 上传 | 大小：363kb | 下载：0

[VHDL编程] FPGA_SPI_FLASH

说明：本应用指南讲述 Spartan-3E 系列中的串行外设接口 (SPI) 配置模式。SPI 配置模式拓宽了 SpartanTM-3E 设计人员可以使用的配置解决方案。SPI Flash 存储器件引脚少、封装外形小而 且货源广泛。本指南讨论用 SPI Flash 存储器件配置 Spartan-3E FPGA 所需的连接，并且介绍 SPI 模式的配置流程。本指南还提供一种实用工具，用于在原型开发过程中对选定的 STMicroelectronics 和 Atmel SPI 器件进行在系统
<xth> 在 2025-06-17 上传 | 大小：363kb | 下载：0

[VHDL编程] FPGAppt

说明：FPGA设计与应用教学课件.ppt 吐血为大家提供-fpga ppt
<孙天奇> 在 2025-06-17 上传 | 大小：363kb | 下载：0

[VHDL编程] dds

说明：用vhdk编写的dds信号发生器的代码，用fpga实现dds功能-Dds with vhdk signal generator written in code, using fpga implementation dds feature
<小陈> 在 2025-06-17 上传 | 大小：363kb | 下载：0

[VHDL编程] lab4

说明：算机组成实验作业4，fpga开发板，verilog语言编写-Composition of experimental computer operating 4, fpga development board, verilog language
<周杰> 在 2025-06-17 上传 | 大小：362kb | 下载：0

[VHDL编程] spi_iic

说明：spi_iic的接口代码，利用lattice的FPGA验证过，很经典的收藏电路-spi_iic interface code, the use of lattice FPGA verification, the classic collection of circuit
<冷先生> 在 2025-06-17 上传 | 大小：362kb | 下载：0

[VHDL编程] fifo_ip

说明：本程序是利用ise平台提供的IP核设计出的fifo，通过过上机运行检测。-This procedure is to use ise platform provides IP core design a fifo, passed through the machine running the test.
<pxm> 在 2025-06-17 上传 | 大小：362kb | 下载：0

[VHDL编程] 8B_10BENCODER

说明：基于8B10B的编解码模块的设计，使用verilog HDL语言，具有实用价值。-8B10B encoder
<DR.Y> 在 2025-06-17 上传 | 大小：362kb | 下载：0

[VHDL编程] LED_seg7

说明：基于DE2-70开发板的八个按键7段数码管的检测程序，可控制数码管刷新显示0-f等十六个字符-Based on the DE2-70 development board eight buttons seven segment digital tube detection procedures, can be controlled digital refresh pipe 0 f 16 characters
<吉泽> 在 2025-06-17 上传 | 大小：362kb | 下载：0

[VHDL编程] shizhong

说明：这是用VHDL编写的数字逻辑时钟电路，实现计时和由23:59到00:00转换的功能，已经在FPGA中测试通过！-This is written in VHDL digital logic circuit。It can realize the function of timing and by 23:59 to 00:00 conversion, has been in the FPGA test through!
<李佳倩> 在 2025-06-17 上传 | 大小：362kb | 下载：0

[VHDL编程] chenjingtwo

说明：全加器LED点亮的原理是，根据LED硬件电路接法给相应的端口高电平或者低电平即可点亮。(LED light principle is, according to the LED hardware circuit connection to the corresponding port, high or low level can light.)
<可编程逻辑 > 在 2025-06-17 上传 | 大小：362kb | 下载：0