资源列表
[VHDL编程] plpp_answers
说明:Programming Languages - Principles and Practice 2nd Edition by Kenneth C. Louden Thomson Brooks/Cole 2002 Answers to Selected Exercises<belen> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] CPLD_programming
说明:this is a cpld programming tutorial<samtab> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] S1_12864lcd
说明:FPGA实用程序,测试lcd12864,开发环境为Quartus II 8.0 (32-Bit),已经测试ok,供大家参考学习-FPGA utility, test lcd12864, development environment for the Quartus II 8.0 (32-Bit), has been tested ok, for your reference learning<陆泉> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] CPLD_MICROSTP_DRIVER
说明:thid design consist of VHDL program and PCB and schetatic of 32 microstep unipolr step motor driver<soroosh> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] song
说明:当在CLK12MHZ输入12MH,在clk4hz输入4hz时,扬声器就会播放第一首《一生有你》,再经过按键1和按键2,可以选择其他三首歌曲,例如《隐形的翅膀》等 同时有个led显示高音调,一个数码管显示播放时的第几音调,一个数码管显示此刻播放第几首歌曲-When CLK12MHZ input 12MH, in clk4hz input 4hz, the speaker will play the first song, " life have you" , and then<钟祥> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] Cyclone2_Board_test
说明:Cyclone2_Board用户实验手册。学习Altera必备利器。-Cyclone2_Board user laboratory manual. Altera essential learning tool.<levi> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] VHDL-Responder-Course-Design
说明:开始键按下后,8个进度指示灯依次点亮,之后开始抢答。4个按键开关代表4个抢答键,由数码管显示最先按下的开关序号,表示此号码抢答成功。若在进度灯全亮之前有任意键被按下,则表示有人犯规!系统结构描述:此系统共包括4个板块,分别是输入板块、计数器板块、数码显示器板块、判断板块,各功能组合一起构成一个完整的抢答器。-Start key is pressed, 8 progress lights were lit, and then answer in the beginning. 4 key switc<竹下寺宁> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] vgaverilog
说明:本程序实现了基于FPGA/CPLD的VGA显示设计,简单易懂,可以输出8种颜色,即3位RGB颜色,共8种组合。连接FPGA的VGA口和液晶等显示器即可观察实验现象。-This procedure implemented based on FPGA/CPLD' s VGA display design, easy to understand, you can output 8 colors, the three RGB colors, a total of 8 combinations. F<张扬> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] S1_12864lcd
说明:使用FPGA实现128x64lcd显示控制-control 128x64 lcd display by fpga<东> 在 2025-06-17 上传 | 大小:365kb | 下载:0
[VHDL编程] VHDL-digital-clock-
说明:VHDL编写的数字钟,采用元件例化的方法,可实现调秒 调分 调时 报时 闹铃的功能 开发板使用的是EP3C16Q240C8-Digital clock written in VHDL, using the example of the way components can be adjusted to achieve sub-second tone when the alarm tone Times feature development board using EP3C16Q240C8<朱振军> 在 2025-06-17 上传 | 大小:365kb | 下载:0