[VHDL编程] ProjNav

说明：适用于FPGA的SOPC方面的元器件添加，如COMPNENT-Applicable to FPGA-SOPC area to add components, such as COMPNENT
<居然> 在 2025-06-18 上传 | 大小：365kb | 下载：0

[VHDL编程] bare_vga

说明：Vga in vhdl using spartan 3e board basys
<Johnny> 在 2025-06-18 上传 | 大小：365kb | 下载：0

[VHDL编程] Shortest_job_first

说明：短作业优先级算法（在VS2005中，可以自己创建各进程的运行时间，导入后能够运行，）-shortest job first（）
<qin yali> 在 2025-06-18 上传 | 大小：365kb | 下载：0

[VHDL编程] VHDLExamples

说明：VHDL例子，是初学者很好的教程，很不错的-VHDL example is a good tutorial for beginners, very good
<yang> 在 2025-06-18 上传 | 大小：365kb | 下载：0

[VHDL编程] Quartus5.1_licence

说明：A way to evalulate Quartus 5.1
<efarem> 在 2025-06-18 上传 | 大小：365kb | 下载：0

[VHDL编程] key_display

说明：秒表 verilog 程序非常适合刚接触 vreilog语言的人学习-Stopwatch verilog program is ideal for people new to vreilog language learning
<张江> 在 2025-06-18 上传 | 大小：365kb | 下载：0

[VHDL编程] retiming

说明：这篇文章讲述了register retiming技术.这项技术是设计VLSI必须要掌握的技能，另外在基于FPGA设计中，register retiming可以使系统频率上升，提高吞吐量。-This paper describe a register retiming mode for VLSI and FPGA-based design. This mode adopted for design can enhance system throughput and increase system
<salvary> 在 2025-06-18 上传 | 大小：364kb | 下载：0

[VHDL编程] THANH_GHI_DICH_SANG_TAT

说明：thanh ghoi dich sang tat vhdl
<Truong Dung> 在 2025-06-18 上传 | 大小：364kb | 下载：0

[VHDL编程] sin2

说明：一个简单的FPGA读取ROM的仿真程序。-A simple FPGA read ROM of the simulation program.
<df> 在 2025-06-18 上传 | 大小：364kb | 下载：0

[VHDL编程] miaobiao

说明：用VHDL语言实现对FPGA的程序编写，实现秒表功能。-Using VHDL FPGA program written stopwatch function.
<秦丽媛> 在 2025-06-18 上传 | 大小：364kb | 下载：0

[VHDL编程] sp605_pcie_13.2

说明：基于FPGA，pcie开发的源码程序，已经经过测试，上传来给其他爱好者学习交流。- input user_clk, input user_reset, input user_lnk_up, // Tx input [5:0] tx_buf_av, input tx_cfg_req, output tx_cfg_gnt,
<chen> 在 2025-06-18 上传 | 大小：364kb | 下载：0

[VHDL编程] counterbasedDPWM

说明：计数器方式的DPWM，有点简单，1本人是初学者，希望见谅，有更好的一定及时上传-DPWM Counter mode, a little simple, I am a beginner, I hope will forgive me, surely there is a better and timely uploads
<D.Clark> 在 2025-06-18 上传 | 大小：364kb | 下载：0