[VHDL编程] GPS-FPGA源代码

说明：这个是基于ALTERA-FPGA的GPS程序实例，
<chrisrea> 在 2011-07-13 上传 | 大小：369.08kb | 下载：1

[VHDL编程] Pentium

说明：这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想-The two were 8 multiplier realization of VHDL language and personal use Quartus After verification, another is a Pentium processor design idea
<citydremer> 在 2025-06-17 上传 | 大小：370kb | 下载：0

[VHDL编程] 15NIOSIIclock

说明：nios num clock verilog code
<dan> 在 2025-06-17 上传 | 大小：370kb | 下载：0

[VHDL编程] NiosII_clock

说明：用NiosII实现的数字钟，经过本人测试运行正常，开发环境：QuartusII6.0和NiosII IDE6.0-NiosII achieved with digital clock, after I run the normal tests, development environment: QuartusII6.0 and NiosII IDE6.0
<王磊> 在 2025-06-17 上传 | 大小：370kb | 下载：0

[VHDL编程] USB2_V

说明：USB2_V例子工程是一个FPGA数据通过USB2.0传输到PC机的示例.-USB2_V example FPGA project is a data transmitted to the PC through the USB2.0 sample machine.
<王陶> 在 2025-06-17 上传 | 大小：370kb | 下载：0

[VHDL编程] 89S52heFPGA

说明：关于verilog 和8052系列单片机的C语言程序 用于点阵型12864显示-fhds pd[dsfkjjklsdff
<yq> 在 2025-06-17 上传 | 大小：370kb | 下载：0

[VHDL编程] 74HC283

说明：74ls283 基于verilog语言的实现 源程序在压缩包的hdl文件夹中-74ls161 language based on the realization of verilog source package in compressed folder hdl
<曹旭> 在 2025-06-17 上传 | 大小：370kb | 下载：0

[VHDL编程] VerilogHDLAD7862

说明：运用VerilogHDL实现AD7862的数据采集设计-VerilogHDL achievement of the use of the data collection design AD7862
<qinbo> 在 2025-06-17 上传 | 大小：370kb | 下载：0

[VHDL编程] 51CTODATALAYERPRODUCE

说明：华为对于数据链路协议的介绍，对于初学者或有意了解华为的人，有很大的帮助。-Huawei for the introduction of data link protocol, a great help for beginners or people interested in understanding the Huawei.
<龙永清> 在 2025-06-17 上传 | 大小：369kb | 下载：0

[VHDL编程] zhl

说明：　 设计一个跑马灯控制器，能够根据外部的拨码开关进行速度控制。在速度控制的基础上，根据外部开关变换跑马灯显示方式。-Design a Marquee controller speed can be controlled according to the external DIP switches. On the basis of the speed control, according to the display mode change Marquee external switch.
<> 在 2025-06-17 上传 | 大小：369kb | 下载：0

[VHDL编程] ALU32

说明：32 bit ALU RTL Code using VHDL
<prasanth> 在 2025-06-17 上传 | 大小：369kb | 下载：0

[VHDL编程] Lvds_lattice

说明：这是基于lattice fpga 芯片的 ttl 24bits（rgb888）模块。简单易懂，修改输出分辨率只需要修改几行宏定义。整个工程文件在diamond2.0版本上编译运行。-This is based on ttl 24bits lattice fpga chip (rgb888) module. Easy to understand and modify the output resolution is only need to change a few lines of macro
<xie> 在 2025-06-17 上传 | 大小：369kb | 下载：0