[VHDL编程] baweishumaguan

说明：利用Verilog hdl语言编写的8位数码管程序，这对于那些刚学Verilog hdl语言的学习者来说，是不错的入门程序，特别程序里头的分频程序模块，谢谢支持。-Using Verilog hdl language of the eight digital control procedures, which for those just learning Verilog hdl language learners, is a good entry procedures, especially
<梁均润> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] dds

说明：DDS数字式频率合成器 利用VERILOG实现，有modelsim仿真图-DDS digital frequency synthesizer using VERILOG realization, modelsim simulation diagram
<> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] RFID

说明：RFID系统反碰撞算法设计与FPGA仿真-Anti-collision algorithm design and FPGA simulation for RFID System
<xiaolei> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] bird-light

说明：基于verilog的雷鸟灯设计源代码，可以通过编译-Thunderbird lamp design based on verilog source code, you can compile
<张迪> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] ncvhdl_manual

说明：very good vhdl ebook
<dyded> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] chengfaqi

说明：基于FPGA采用时序逻辑方法设计的16位乘法器代码-FPGA-based temporal logic designed using 16-bit multiplier code
<宋小柒> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] loop-HELLO

说明：8位数码管循环显示HELLO.采用不同的延时时间，让数码管上HELLO,左右显示时的时间不同-8-bit digital control loop shown HELLO. With different delay time on the digital control HELLO, display different times around
<刘达> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] counter

说明：停车场计数器的设计，分别计数进入停车场的车辆数目和离开停车场的车辆数目。- The design of the parking lot counter, into the parking lot were counting the number of vehicles and leaving the parking lot number of vehicles.
<春霞 > 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] vga_juxing

说明：源码要求为至少5个C或Java源码或其他好源码或编程学习资料源码要求为至少5个C或Java源码或其他好源码或编程学习资料-vhdl of mansiter are you ok understandvhdl of mansiter are you ok understand vhdl of mansiter are you ok understand vhdl of mansiter are you ok understand vhdl of mansiter are you ok unders
<廖开杰> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] flsh-controler

说明：FPGA的FLASH 控制器设计源代码，包含modelsim测试程序和仿真实现-FLASH controller, the FPGA design source code, including modelsim test procedures and simulation to achieve
<xinghe> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] DS12C887CPDS18b20PLCD1602

说明：DS12C887C+DS18b20+LCD1602时钟制作-DS12C887C+DS18b20+LCD1602 clock production
<hgh> 在 2025-06-17 上传 | 大小：374kb | 下载：0

[VHDL编程] 11_170_1

说明：Xilinx的FPGA的PCIe的VHDL代码，已经验证。-Xilinx FPGA Virtex-5 PCie
<lianghao> 在 2025-06-17 上传 | 大小：374kb | 下载：0