[VHDL编程] config_controller

说明：用VHDL硬件描述语言实现的对FPGA（Cyclone II）的配置的VHDL源代码。-VHDL hardware descr iption language for FPGA (Cyclone II) configurations VHDL source code.
<lsd> 在 2025-06-17 上传 | 大小：373kb | 下载：0

[VHDL编程] chipscope_vhdl_fpga_xilinx

说明：
<张红静> 在 2025-06-17 上传 | 大小：373kb | 下载：0

[VHDL编程] FPGA_soft_jieshao

说明：介绍FPGA的设计quartue 2设计软件。其中还有INDESIGN 和XILINUX 公司的软件 -Introduced the design of FPGA design software quartue 2. Among them were XILINUX InDesign and software
<bsn> 在 2025-06-17 上传 | 大小：373kb | 下载：0

[VHDL编程] serial_detector

说明：分别用行为级和门级VHDL的编程方法实现序列检测功能，程序清晰简单，是初学者很好的材料-Were treated with behavioral and gate-level VHDL programming sequence detection methods, procedures clear and straightforward, is a good material for beginners
<陈涛> 在 2025-06-17 上传 | 大小：373kb | 下载：0

[VHDL编程] electricdesign

说明：用硬件电路实现简单音乐播放，基于Quartus平台。-The hardware circuit with simple music player, based on Quartus platform.
<Fantasy> 在 2025-06-17 上传 | 大小：373kb | 下载：0

[VHDL编程] VHDLdianti

说明：电梯控制 记忆，上升下降停站 超载报警故障.....。-Verilog EDA dianti
<zhu> 在 2025-06-17 上传 | 大小：373kb | 下载：0

[VHDL编程] Lecture_COE_341_071_6

说明：Know how of CRC polynomial calulation
<renjith> 在 2025-06-17 上传 | 大小：373kb | 下载：0

[VHDL编程] FinitStateMashine

说明：implement finit state machine for finding "1010" pattern in a bit stream,there might be several after each other and also use one-hot state in modelsim
<sa> 在 2025-06-17 上传 | 大小：373kb | 下载：0

[VHDL编程] 9_TheBell

说明：FPGA，VHDL语言 蜂鸣器 响0.5S~~，时钟分频源程序，适用于所有FPGA芯片-FPGA, VHDL language buzzer 0.5S ~ ~, clock divider source, applicable to all FPGA chip! !
<李诚> 在 2025-06-17 上传 | 大小：372kb | 下载：0

[VHDL编程] IEEE-Std-1364.1-2002-Verilog-RTL-Synthesys

说明：IEEE Std 1364.1-2002 Verilog RTL Synthesys
<max> 在 2025-06-17 上传 | 大小：372kb | 下载：0

[VHDL编程] chuankouchuankoutongxin

说明：FPGA异步串口通信示例程序，简单的FPGA串口通信接收程序，波特率为9600，采用16倍波特率接受,无奇偶校验位-FPGA asynchronous serial communication example program, a simple FPGA receiving procedures, serial communication baud rate to 9600, using 16 times the baud rate, and white parity bits
<杨杰> 在 2025-06-17 上传 | 大小：372kb | 下载：0

[VHDL编程] VGA1

说明：这是我自己的一个流水灯的设计编程 在ise10.1环境下做的Verilog编程 用Spartan3E basys2开发板可以实现八个led灯的循环 有一个复位rst 设计关键是分频器的设计 这里运用的是d触发器实现50MHz的50M分频-This is my own design of a light water program in ise10.1 do Verilog programming environment with Spartan3E basys2 development bo
<赵龙> 在 2025-06-17 上传 | 大小：372kb | 下载：0