[VHDL编程] pci_verilog

说明：一个pci接口的硬件描述语言的实现源代码,用verilog语言实现-a pci interface hardware descr iption language source code to achieve with verilog language
<大为> 在 2025-06-08 上传 | 大小：418kb | 下载：1

[VHDL编程] pci32target_sourcecode

说明：pcitarget的源代码，测试通过，消耗fpga资源较少，稳定运行-pcitarget source code, test passed, consume less FPGA resources, stable operation
<林光> 在 2025-06-08 上传 | 大小：418kb | 下载：0

[VHDL编程] Pcit32vhdl

说明：PCI 32 target IP for Fpga/asic Designer
<李晓媛> 在 2025-06-08 上传 | 大小：418kb | 下载：0

[VHDL编程] vga_control

说明：verilog语言 vga 控制 和显示功能-vga display
<lisippp> 在 2025-06-08 上传 | 大小：418kb | 下载：0

[VHDL编程] pcit32_verilog_lattice

说明：lattice的PCI32开放源码，注释很详细，带pdf说明文档。很有参考价值！-lattice of the PCI32 open source, notes in great detail, with a pdf documentation. Of great reference value!
<王凯> 在 2025-06-08 上传 | 大小：418kb | 下载：0

[VHDL编程] risc8

说明：简单的RSIC8，实现简单的CPU功能，可以提供大家学习-Simple RSIC8, to achieve a simple CPU features, can provide them to learn from
<janking20> 在 2025-06-08 上传 | 大小：418kb | 下载：0

[VHDL编程] rstled

说明：引入时钟复位信号后的LED,自己在Spartan-3e板上测试用的-rst LED
<cynthia_> 在 2025-06-08 上传 | 大小：418kb | 下载：0

[VHDL编程] VHDL_100

说明：VHDL语言100例，内容很全，有电路级，行为机的设计实例-VHDL, 100 cases, the content is very wide, a circuit level, the behavior machine design example
<先锋> 在 2025-06-08 上传 | 大小：418kb | 下载：0

[VHDL编程] PCIbus_Verilog

说明：PCI总线（Slave）接口FPGA的实现代码，全部为Verilog语言源码文件，还包括测试代码，内附设计实用说明文档。-PCI Bus (Slave) interface to FPGA implementation of the code, all source code files for the Verilog language, but also test the code, included the design and practical documentation.
<Field> 在 2025-06-08 上传 | 大小：418kb | 下载：1

[VHDL编程] digital-adder-source-code

说明：FPGA的Altera Quartus II 利用汇编语言实现加法器数码管的现实程序源代码-The Altera Quartus II FPGA using assembly language to achieve the reality of digital adder source code
<nanana> 在 2025-06-08 上传 | 大小：418kb | 下载：0

[VHDL编程] FT245BL_test

说明：(1)FT245BL芯片datasheet(2)test，USB 转FIFO 芯片测试的verilog程序-(1) FT245BL chip datasheet (2) test, USB transfer FIFO chip testing procedures verilog
<wangqiang> 在 2025-06-08 上传 | 大小：417kb | 下载：0

[VHDL编程] an495_design_example

说明：ALTERA ers that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some.ers that having account in so they can help you to get your files. But to prevent overloading and abusing; We have some.
<yellowhataq> 在 2025-06-08 上传 | 大小：417kb | 下载：0