资源列表
[VHDL编程] djdplj
说明:运用等精度测量原理,结合单片机技术设计了一种数字式频率计,由干采用了屏蔽驱动电路及数字均值滤波等技术措施,因而能在较宽的频率范围和幅度范围内对频率、周期、脉宽、占空比等参数进行测量并可通过调整闸门时间预置测量精度。-The use of other precision measuring principle in combination with single chip technology to design a digital frequency meter, shielded from t<ldd> 在 2025-06-08 上传 | 大小:242kb | 下载:0
[VHDL编程] VHDL-djdplj
说明:基于VHDL语言的十进制等精度频率计的设计,采用VHDL语言,运用自顶向下的设计思想, 将系统按功能逐层分割的层次化设计方法,使用Quartus8.0开发环境,实现了频率计的设计。-VHDL language based on the decimal precision frequency meter, etc. The design, using VHDL language, the use of top-down design, the system is divided by func<ldd> 在 2025-06-08 上传 | 大小:223kb | 下载:0
[VHDL编程] Simply3verilogexample
说明:Sympli 3 verilog example<Andrejo> 在 2025-06-08 上传 | 大小:2kb | 下载:0
[VHDL编程] verilogexample
说明:里面包含verilog各种类别的器件的描述以及具体的实现方法-Which contains the verilog descr iption of various types of devices and the specific implementation method<李辉> 在 2025-06-08 上传 | 大小:117kb | 下载:0