[VHDL编程] i2s_vmm

说明：inter IC Sound design with test bench written in Verification Methodology Manual.
<jijo> 在 2025-06-08 上传 | 大小：11kb | 下载：0

[VHDL编程] EasyFPGA060_Routine_Adder

说明：EasyFPGA060 加法器实验及文档-EasyFPGA060 adder test and documentation
<davidpudn> 在 2025-06-08 上传 | 大小：866kb | 下载：0

[VHDL编程] EasyFPGA060_Routine_SynFIFO

说明：EasyFPGA060 同步FIFO实验-EasyFPGA060 synchronous FIFO test
<davidpudn> 在 2025-06-08 上传 | 大小：1.31mb | 下载：0

[VHDL编程] EasyFPGA060_Routine_Decoder

说明：EasyFPGA060 编码器实验及文档-EasyFPGA060 Encoder test and documentation
<davidpudn> 在 2025-06-08 上传 | 大小：895kb | 下载：0

[VHDL编程] can2spec

说明：CAN Specification for people looking forward to design Verification IPs and design IPs
<jijo> 在 2025-06-08 上传 | 大小：266kb | 下载：0

[VHDL编程] arbiter_priority

说明：A priority arbiter design which will help some people out there. hope this will be useful for verification engineers
<jijo> 在 2025-06-08 上传 | 大小：74kb | 下载：0

[VHDL编程] 3

说明：】文章介绍了用于体育比赛的数字秒表的VHDL 设计, 并基于FPGA 在MAXPLUS2 软件下, 采用ALTRA 公司FLEX10K 系列的EPF10K10LC84- 4 芯片进行了计算机仿真-】 This article introduces digital stopwatch for sports competition in the VHDL design and FPGA-based software in MAXPLUS2, using ALTRA company FLEX10K
<孤星寒> 在 2025-06-08 上传 | 大小：49kb | 下载：0

[VHDL编程] SystemVerilogforDesignsecondEdition

说明：ebook for SystemVerilog for Design second Edition
<sina_elec> 在 2025-06-08 上传 | 大小：2.25mb | 下载：0

[VHDL编程] SystemVerilog_3.1a

说明：System verilog manual 3.1
<sina_elec> 在 2025-06-08 上传 | 大小：2.82mb | 下载：0

[VHDL编程] Vhdl

说明：Very hardware descr iption language tutorial
<hamed> 在 2025-06-08 上传 | 大小：2kb | 下载：0

[VHDL编程] VerilogHDLexample

说明：可综合的VerilogHDL设计实例 ---简化的RISC CPU设计简介-VerilogHDL comprehensive design example can be simplified RISC CPU design--- Introduction---
<李辉> 在 2025-06-08 上传 | 大小：681kb | 下载：0

[VHDL编程] EasyFPGA060_Routine_RAM

说明：EasyFPGA060 RAM实验例程与文档-EasyFPGA060 RAM test routines and documentation
<davidpudn> 在 2025-06-08 上传 | 大小：2.49mb | 下载：0