资源列表

« 1 2 ... .45 .46 .47 .48 .49 2850.51 .52 .53 .54 .55 ... 4310 »

[VHDL编程USB接口控制器参考设计_xilinx提供_vhdl

说明:USB接口控制器参考设计,xilinx提供的VHDL源代码-USB interface controller reference design for Xilinx VHDL source code
<陈旭> 在 2025-06-17 上传 | 大小:450kb | 下载:0

[VHDL编程systemcTOVerlogHDL

说明:一个带波形输出的扫频模板systemC源程序, 该程序在SystemCStudio开发平台下生成, 实现systemC仿真、波形显示以及自动生成Verilog HDL代码。-waveform output with a sweep of the template systemC source, SystemCStudio the program development platform in the next generation, realize systemC simulation,
<李义> 在 2025-06-17 上传 | 大小:450kb | 下载:0

[VHDL编程fftvhdl

说明:FFT设计源码:一个FFT设计的VHDL源文件,供参考-FFT design source : an FFT VHDL design source for information
<same> 在 2025-06-17 上传 | 大小:450kb | 下载:0

[VHDL编程sc

说明:用verilog编写的乒乓球游戏,内带ps2,VGA驱动,下载到spantan3开发板上即可使用(原创)-Prepared using Verilog table tennis game, with band ps2, VGA driver, download to spantan3 development board to use (original)
<frank> 在 2025-06-17 上传 | 大小:450kb | 下载:0

[VHDL编程i2cbus

说明:FPGA使用I2C总线,带LED测试功能-FPGA using the I2C bus, with LED test function
<mumu> 在 2025-06-17 上传 | 大小:450kb | 下载:0

[VHDL编程shuzimiaobiao

说明:数字秒表的VHDL设计,能精确到百分秒,在6位数码管上显示,分别有秒,分,小时,通过目标芯片EPF10KLC84-4验证-VHDL design of digital stopwatch, accurate to the percentage of seconds in the six digital tube display, respectively, have seconds, minutes, hours, through the target chips EPF10KLC84-4 ve
<ellala> 在 2025-06-17 上传 | 大小:450kb | 下载:0

[VHDL编程MAX_II_examples_of_internal_shocks_clock

说明:BJ-EPM240V2实验例程以及说明文档实验之十三MAX II内部震荡时钟实例-BJ-EPM240V2 experimental test routines as well as documentation of the MAX II 13 examples of internal shocks clock
<王建毅> 在 2025-06-17 上传 | 大小:450kb | 下载:0

[VHDL编程cf_cordic_latest.tar

说明:一个基于哈弗曼编码的解码器,用于jpeg格式的图片的解码,以及音频流解码。-Huffman code is used in the most streaming applications. I have written a Huffman decoder for jpeg pictures. For audio or other data streams the code have to adapt.
<赵恒> 在 2025-06-17 上传 | 大小:450kb | 下载:0

[VHDL编程button

说明:vhdl code for button
<Paul Jun> 在 2025-06-17 上传 | 大小:449kb | 下载:0

[VHDL编程A_FIFO

说明:自己编写的Verilog 异步fifo 有一定的个参考价值 -Verilog 异步 Fifo
<john> 在 2025-06-17 上传 | 大小:449kb | 下载:0

[VHDL编程ISE_lab6

说明:加法器的VHDL源代码 适合本科生学习使用-Adder VHDL source code for undergraduate learning to use
<岳宇博> 在 2025-06-17 上传 | 大小:449kb | 下载:0

[VHDL编程chuanxing

说明:VHDL的串行通信程序,硬件描述语言,使用xilinx ISE软件-VHDL serial communication program
<wkl> 在 2025-06-17 上传 | 大小:449kb | 下载:0
« 1 2 ... .45 .46 .47 .48 .49 2850.51 .52 .53 .54 .55 ... 4310 »

源码中国 www.ymcn.org