资源列表
[VHDL编程] SEGMENT_SCAN_CLOCK_24
说明:設計VHDL24小時的時鐘,去除了按鍵彈跳現象-design VHDL24-hour clock, in addition to keys bouncing phenomenon<陳大衛> 在 2025-06-13 上传 | 大小:453kb | 下载:0
[VHDL编程] 071126142104
说明:system verilog This directory has all the examples in chapter 1. The examples are in different directories. The table below lists the location of hte examples.-system verilog<张健> 在 2025-06-13 上传 | 大小:453kb | 下载:0
[VHDL编程] up_down_counter
说明:32 bit up/down counter with count enable based on altera fpga<abu_faisul> 在 2025-06-13 上传 | 大小:453kb | 下载:0
[VHDL编程] trafficlight
说明:交通灯程序,包括自动循环功能,人工转换功能等-Traffic lights program, including automatic cycle function, manual conversion function<dcc> 在 2025-06-13 上传 | 大小:452kb | 下载:0
[VHDL编程] ARM JTAG Debug
说明:这篇文章主要介绍 ARM JTAG 调试的基本原理。 基本的内容包括了 TAP (TEST ACCESS PORT) 和 BOUNDARY-SCAN ARCHITECTURE 的介绍, 在此基础上, 结合 ARM7TDMI 详细介绍了的 JTAG 调试原理。(OPEN-JTAG Development Group.)<ZhouGuofei > 在 2025-06-13 上传 | 大小:452kb | 下载:0