[VHDL编程] usb-driver

说明：Xilinx USB下载线 Linux驱动，支持原来并口线，以及现在USB线，最重要的是支持基于FT2232的简易USB JTAG，FT2232不仅可以通过OpenOCD调ARM，还可以下载Xilinx FPGA了！-linux driver of Xilinx USB Platform cable, support xilinx usb cable and parallel cable, in addition, it support
<gxliu> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] spi

说明：SPI总线的RTL源代码，很好用，省掉你大量的工作量-the spi bus RTL Code
<刘大鹏> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] VHDL

说明：VHDL代码集锦 VHDL常用的22个子程序源码-VHDL Collection VHDL code of the 22 sub-procedures commonly used source
<远 额> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] sdram32

说明：DDR SDRAM source verilog source codes
<sachin> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] adc16

说明：用FPGA实现 数模转换 此原理经常作为莫一系统设计的一部分来实现-Using FPGA to achieve digital-to-analog equipment for
<波波> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] example2

说明：状态机一般分为三种类型：Moore型、Mealy型和混合型。此程序描述了Moore型状态机的基本构成，并配以波形仿真。-State machine will generally be divided into three types: Moore-type, Mealy-type and mixed type. This procedure describes the state machine of the Moore-type ba
<zzl> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] example3

说明：加/减法8进制计数器，其中包括时钟信号、使能信号、加减控制信号、复位信号、三位输入和一位进位位。-Add/subtraction of 8-band counter, including the clock signal so that it can signal, addition and subtraction control signal, reset signal input and a three-bit binary.
<zzl> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] asynfifo

说明：异步fifo，用Verilog编写，包含testbench，已经通过调试，需要的下载-Asynchronous fifo, to prepare to use Verilog, including testbench, debugging has been passed, the need to download
<iechshy1985> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] DDC

说明：直接数字频率合成dds源码，cos三角函数生成代码，及测试代码，用于ddc前端测试的testbench。-direct digital frequency sysnthesis
<wq> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] Binary_to_BCD_Converter

说明：General Binary-to-BCD Converter The linked code is a general binary-to-BCD Verilog module, and I have personally tested the code.
<volkan> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] example2

说明：状态机一般分为三种类型： Moore 型状态机：次态=f(现状，输入)，输出=f （现状）； Mealy 型状态机：次态=f(现状，输入)，输出=f （现状，输入）； 混合型状态机。 -State machine is generally divided into three types: Moore-type state machine: sub-state = f (the status quo, input
<汤化锋> 在 2025-06-02 上传 | 大小：25kb | 下载：0

[VHDL编程] vhdl_Quick_Reference_Card

说明：vhdl quick reference
<rayrolando> 在 2025-06-02 上传 | 大小：25kb | 下载：0