[VHDL编程] UART

说明：用VHDL编写实现的UART控制器源码，自带testbench，解压后用ISE打开工程文件即可。-Prepared with the VHDL source code to achieve the UART controller, bring their own testbench, after decompression project file can be opened with the ISE.
<陈阳> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] wtut_ver

说明：DCM supports two frequency modes for the DLL. By default, the DLL_FREQUENCY_MODE attribute is set to Low and the frequency of the clock signal at the CLKIN input must be in the Low (DLL_CLKIN_MIN_LF to DLL_CLKIN_MAX_LF) frequency range (MHz). S
<shad> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] XilinxISE9.2andChinpScopePro9.2Sn

说明：Xilinx ISE 9.2 and ChinpScope Pro 9.2 Sn
<磊> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] example2

说明：自己用vhdl写的简单状态机的例子 比较简单了-vhdl Moore
<李志> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] Interleaver

说明：自己做的交织器，里面包含了交织器的源程序，和交织器的仿真电路文件等等。。。调试后，实现结果正确-Do their own interleaver, which contains the source code interleaver and interleaver circuit simulation files and so on. . . After commissioning, to achieve the right results
<luyan> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] jljkl

说明：中草药进轴辕 要不得地是非曲直咽喉国国防大学在职-fdsgfh fg sdg sdf sd f d
<hjlk> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] vhdl2proc

说明：A structured VHDL design method
<mm> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] block-and-nonblock

说明：对于可综合风格、阻塞和非阻塞的详细讲解，教学用ppt。-A ppt about integrated style, blocking and nonblocking details, for teaching.
<kid> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] enPort_Nixie_light

说明：带使能端的数码管显示，编译软件MAX_PLUS2 以前编的-Can end with a digital display, compiled before compiling the software MAX_PLUS2
<黑雾> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] dll_good_2137

说明：Delay locked loop Exmples
<Sudarsan> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] ipv4_packet_transmitter_latest.tar

说明：VHDL ethernet implementation on a FPGA
<gabymour> 在 2025-06-15 上传 | 大小：25kb | 下载：0

[VHDL编程] Binary.code.Gray.code.converter

说明：二进制码格雷码转换器 进行二进制码格雷码转换，vhdl，QuartusⅡ-Binary code Gray code converter
<duopk> 在 2025-06-15 上传 | 大小：25kb | 下载：0