[VHDL编程] kp_verilog

说明：veriog 实现求逆模块 加仿真结果 shi henyong-verilog is useful in finite field
<zm> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] pipelined_fft_64

说明：64点快速傅里叶变换算法的ＦＰＧＡ实现，编译仿真通过-FPGA implementation of 64-point fast Fourier transform algorithm, compiled simulation by
<邓辉超> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] adaptive_lms_equalizer_latest.tar

说明：least mean square algorithm for error correction coding technique
<Thirumal> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] RAM_BLOCK

说明：Ram block code in Verilog
<M. Usman> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] flipflop

说明：flip flop unit designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] adder

说明：adder unit designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] andgate

说明：and gate unit designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] multiplexer

说明：multiplexer unit designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] register

说明：register designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] sipo

说明：shifter unit designed in vhdl VHDL stands for VHSIC (Very High Speed Integrated Circuits) Hardware Descr iption Language.
<android> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] DE0_NANO_ADC

说明：Altera DE0-Nano 开发平台ADC模数转换应用官方DEMO。-Altera DE0-Nano development platform ADC analog-to-digital conversion applications official the DEMO.
<xuguangjun> 在 2025-06-12 上传 | 大小：25kb | 下载：0

[VHDL编程] FIFO-and-CAM

说明：verilog code for gray counter,synchronous and asynchronous fifo
<Abhijeet> 在 2025-06-12 上传 | 大小：25kb | 下载：0