资源列表

« 1 2 ... .66 .67 .68 .69 .70 2871.72 .73 .74 .75 .76 ... 4310 »

[VHDL编程IIC_communication_experiment

说明:BJ-EPM240V2实验例程以及说明文档实验之十IIC通信实验-BJ-EPM240V2 experimental test routines as well as documentation of the communication experiment IIC
<王建毅> 在 2025-06-15 上传 | 大小:462kb | 下载:0

[VHDL编程Verilog-IIC

说明:VerilogHDL语言编写的IIC 读写试验程序, 在Quartus II 8.1下面调试通过 -IIC VerilogHDL languages to read and write test procedures, the Quartus II 8.1 debugging through the following
<Joseph> 在 2025-06-15 上传 | 大小:462kb | 下载:0

[VHDL编程ps2

说明:
<米可> 在 2025-06-15 上传 | 大小:462kb | 下载:1

[VHDL编程lcd

说明:DE2-70开发板的LCD控制程序,能直接在DE2-70上运行。版本是quartus 9.0-DE2-70 development board of the LCD control procedures can be directly run on the DE2-70. Version of quartus 9.0
<刘慧> 在 2025-06-15 上传 | 大小:462kb | 下载:0

[VHDL编程Microcontrollers-PWM--

说明:利用51的定时器产生PWM脉宽,从而满足一些系统需要PWM的要求。-Use of the PWM pulse width timer 51, ​ ​ to meet the requirements of some systems require PWM.
<刘先生> 在 2025-06-15 上传 | 大小:462kb | 下载:0

[VHDL编程AES-sopc--ip

说明:在FPGA上实现了AES,并写了基于AVALON总线的接口,主要使用是VHdL实现,并在SOPC系统上定制了IP核。-FPGA to realize the AES, and write the AVALON based on the bus interface, the main use is VHdL implementation, and the SOPC system in custom made IP core.
<rjt> 在 2025-06-15 上传 | 大小:462kb | 下载:0

[VHDL编程state-machine

说明:状态机的基本概念; 如何写好状态机; 使用工具分析FSM。-state machine
<段永远> 在 2025-06-15 上传 | 大小:462kb | 下载:0

[VHDL编程lcd1602_test

说明:基于lcd_1602的实验,作为lcd1602的测试程序-Based on the lcd_1602experiment, as a LCD1602testing procedures
<李博> 在 2025-06-15 上传 | 大小:462kb | 下载:0

[VHDL编程dianziqin

说明:主要是基于FPGA的小实验,关于电子琴的设计和相关资料还有代码,具有一定的参考价值-FPGA-based experiment has certain reference value, keyboard design and data as well as code
<宋晨> 在 2025-06-15 上传 | 大小:461kb | 下载:0

[VHDL编程Intro-VHDL-3-part1

说明:intro VHDL part 3 section 1, electronic enginering
<Volta> 在 2025-06-15 上传 | 大小:461kb | 下载:0

[VHDL编程priority_decoder

说明:Verilog Code for priority decoder
<gotu0000> 在 2025-06-15 上传 | 大小:461kb | 下载:0

[VHDL编程DDC中的抽取滤波器设计及FPGA实现

说明:本文对下变频模块中抽取滤波进行了详细的分析,并详细阐述了其FPGA的实现过程和方法(In this paper, the decimation filtering in the down conversion module is analyzed in detail, and the realization process and method of FPGA are discussed in detail)
<davidbmd > 在 2025-06-15 上传 | 大小:461kb | 下载:0
« 1 2 ... .66 .67 .68 .69 .70 2871.72 .73 .74 .75 .76 ... 4310 »

源码中国 www.ymcn.org