[VHDL编程] digital_clk

说明：该工程的主要功能是由VHDL语言实现多功能数字电子时钟-The project s main function is to achieve by the VHDL language multifunction digital electronic clock
<问路人> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] 02_VHDL_program`structure

说明：这个是关于vhdl的程序语言结构的ppt,很哈的啊，好不容易从老师那讨来的-This is the procedure on the VHDL language structure ppt, Kazakhstan ah very hard to learn from their teachers to discuss it
<olive> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] SystemverilogSource

说明：systemverilog程序，需要的朋友可以参看-SystemVerilog procedures need friends can see
<磊> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] Timer

说明：ep2c5 实现 定时器 verilog语言，quartus 2 仿真-verilog language to achieve ep2c5 timer, quartus 2 Simulation
<lizhuodong> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] traffic

说明：verilog编写的一个交通灯程序，利用状态机实现。压缩包内有说明文档，源代码及时序截图-verilog prepared a program of traffic lights, the use of state machine to achieve. Compressed packet, there are documentation, source code and timing Screenshots
<尹力超> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] EPM240_analog_lcd_moudle_controller(sch_pcb_democo

说明：EPM240做的模拟屏控制器，有原理图（PDF）,PCB(PDF),手册（DOC）,程序（verilog），PIN文件。淘宝上有得买-EPM240 analog LCD moudle controller with schematic，PCB,demo code，handbook，pin assiment file。
<SEED> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] MAXII_DWM_200803

说明：模拟摄像机信号输入的全套FPGA设计电路，具有非常好的参考价值。-Analog camera signal input of the full FPGA design circuits, has a very good reference value.
<林方> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] minimips_latest(2).tar

说明：miniMIPS...ram, rom, alu and other files
<ankit123> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] ADT75-I2C

说明：PDP驱动控制中用到的ADT75温度传感器，采用I2C通信，这是一个工程中实际应用的一段源代码。-PDP drive control ADT75 used in temperature sensors, using I2C communication, this is a practical application of a project source code.
<> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] fadder8

说明：基于VHDL语言，编写一个32位全加器文件，可直接编译-Based on VHDL language, write a 32-bit full adder files can be directly compile
<zhang> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] testbench

说明：VHDL和verilog的TESTBENCH 编写方法。非常好的资料。英文的,但很简单。-Written in VHDL-TESTBENCH. Very good information. In English, but very simple.
<赵峰> 在 2025-06-18 上传 | 大小：486kb | 下载：0

[VHDL编程] asynchorous_FIFO

说明：讲述异步FIFO一种新型实现方式，将读写指针地址扩展，更为简洁-A new way to achieve about the asynchronous FIFO read and write pointers address extension, more concise
<xjsfuture> 在 2025-06-18 上传 | 大小：486kb | 下载：0