[VHDL编程] ADC

说明：用verilog编程实现的基于FPGA的AD数据采集程序-Verilog Programming with FPGA-based data collection procedures AD
<张西贝> 在 2025-06-18 上传 | 大小：488kb | 下载：0

[VHDL编程] FSMLibrary

说明：有限状态机源码，最近在做一个项目需要用到状态机，自己研究了一下，将原来的状态机封装了，做了一些修改，实现了一个比较好用的状态机。里面包括测试工程，用例-Finite state machine source code, most recently doing a project needs to use state machines, their study a little, the original state machine package, and made some modificat
<风雪浪子> 在 2025-06-18 上传 | 大小：488kb | 下载：0

[VHDL编程] BER_examination

说明：基于FPGA的伪随机序列误码率检测，包括随机序列的发生，随机序列的接收统计。-FPGA-based pseudo-random sequence of bit error rate testing, including the occurrence of random sequence, random sequence to receive statistics.
<wlq> 在 2025-06-18 上传 | 大小：488kb | 下载：0

[VHDL编程] OV7690_v1.01

说明：OmniVision color CMOS VGA (640 x 480) CameraChip™ sensor with OmniPixel3-HS™ technology OV7690 Datasheet, Version 1.01-OmniVision color CMOS VGA (640 x 480) CameraChip™ sensor with OmniPixel3-HS™ technology OV7690 Datasheet, Ver
<printkxxx> 在 2025-06-18 上传 | 大小：488kb | 下载：0

[VHDL编程] sram

说明：sram的verilog控制程序，有比较详细的介绍，希望有所帮助。-sram verilog control procedures, a more detailed introduction, hope that helps.
<张亚洲> 在 2025-06-18 上传 | 大小：488kb | 下载：0

[VHDL编程] FPGA_NIOS_liushuideng

说明：基于FPGA的NIOS处理器实现简单的流水灯功能-NIOS processor FPGA-based realization of a simple light water feature
<wtw> 在 2025-06-18 上传 | 大小：487kb | 下载：0

[VHDL编程] nixietubenew

说明：FPGA片上运动计时器实现，使用数码管显示计时，包含暂停与重置-Movement on the FPGA chip timer implementation, use digital display timing, including pause and reset
<srl> 在 2025-06-18 上传 | 大小：487kb | 下载：0

[VHDL编程] DC_Motor_Main

说明：基于FPGA的verilog语言，实现对直流电机的PWM控制，包括电路图、主程序、控制模块、测速模块等-Based on FPGAVeriloglanguage, realization of PWM control of DC motors, including circuit diagrams, master, control module, the speed module
<陆晓东> 在 2025-06-18 上传 | 大小：488kb | 下载：0

[VHDL编程] LCD

说明：基于VHDL的LCD液晶屏初始化驱动代码-VHDL-based LCD driver code to initialize the LCD screen
<> 在 2025-06-18 上传 | 大小：488kb | 下载：0

[VHDL编程] FPGALVDS

说明：FPGA差分转单端（xilinx）,操作介绍，从源码角度介绍-FPGA differential to single ended (Xilinx)
<kirin-Jen> 在 2025-06-18 上传 | 大小：487kb | 下载：0

[VHDL编程] ieep1.4

说明：10-b binary-weighted D/A converter based on current division is presented. The effective resolution bandwidth is 5 MHz at a maximum clock frequency of 40 MHz. The circuit is integrated in a 0.8-pm double-metal CMOS technology and the chip are
<john> 在 2025-06-18 上传 | 大小：488kb | 下载：0

[VHDL编程] minimips_latest.tar

说明：minimalistic mips core. you can load it to any fpga.
<aineko> 在 2025-06-18 上传 | 大小：487kb | 下载：0