资源列表
[VHDL编程] 1616dianzhen_move
说明:16*16点阵,动态显示“欢”字,串行输入-16* 16 dot matrix, dynamic display " love" word<chen> 在 2025-06-19 上传 | 大小:619kb | 下载:0
[VHDL编程] uartverilog
说明:用verilog编写的FPGA 串口通信程序,开发平台quartus 11.0 经过测试,可以使用-verilog serial communication procedures, the development platform quartus 11.0<李巍> 在 2025-06-19 上传 | 大小:618kb | 下载:0
[VHDL编程] DDR2_3(codePdoc)
说明:DDR2/3控制器的IP核及详细说明文档-DDR2/3 controller IP core and detailed documentation<杀毒风扇皮带> 在 2025-06-19 上传 | 大小:618kb | 下载:0
[VHDL编程] Verilog_ex5
说明:基于FPGA的数码管实验,实验板选用DE1-Digital tube experiment based on FPGA<dp> 在 2025-06-19 上传 | 大小:618kb | 下载:0