[VHDL编程] a3

说明：ARM7 Verilog 代码及设计文档,代码及设计-ARM7 Verilog code and design documents, code and design
<刘志杰> 在 2025-06-19 上传 | 大小：623kb | 下载：0

[VHDL编程] or1200_wb_ram_gpio_pll

说明：Quartus ii项目，硬件平台为SOPC2000，能实现LED的各种显示控制及按键输入。包括硬件实现的Verilog及软件实现的C实现。SOPC系统的设计在Windows的quaruts ii 8.0上实现，软件部分在Ubuntu上实现。-Quartus ii project, the hardware platform for SOPC2000, to achieve a variety of LED display control and key input. Including Ver
<陶宇> 在 2025-06-19 上传 | 大小：623kb | 下载：0

[VHDL编程] 6709900002a_604

说明：lg tv service manuals lcd
<ROLANDAS> 在 2025-06-19 上传 | 大小：622kb | 下载：0

[VHDL编程] Example-b4-1

说明：复杂的可编程逻辑器件硬件编程语言实例上传先进先出范例通过动手实践，熟悉Altera基本宏功能的产生和实现方法。-The example of cpld
<张超> 在 2025-06-19 上传 | 大小：622kb | 下载：0

[VHDL编程] DS18B20

说明：VHDL实现DS18B20测温，实现平台XC3S500E-VHDL DS18B20 temperature platform XC3S500E
<王磊> 在 2025-06-19 上传 | 大小：623kb | 下载：0

[VHDL编程] ppt

说明：介绍 AXI 协议的PPT, 和一个 slave（verilog实现） 接口的简单实现，需要的可以看看；-AXI protocol described PPT, and a slave interface is simple to achieve, need to look at
<周西东> 在 2025-06-19 上传 | 大小：623kb | 下载：0

[VHDL编程] uart

说明：uart的Verilog代码，经过测试没有问题，有测试文件-uart Verilog code, no problem tested, the test file
<gao> 在 2025-06-19 上传 | 大小：623kb | 下载：0

[VHDL编程] DDS_ad9851

说明：该代码是基于FPGA的的DDS_ad9851的代码，用于产生正弦波，其中可以调节频率等波形特性-The code is the code DDS_ad9851 of FPGA-based, and used to generate a sine wave, which can adjust the frequency of the waveform characteristics
<飞鹰> 在 2025-06-19 上传 | 大小：622kb | 下载：0

[VHDL编程] LCD1602

说明：可以实现在LCD1602液晶显示屏第一行左侧第一位的位置循环显示0~9，并且可以用一个拨码开关BM8实现显示的复位功能。-LCD1602 LCD display can be achieved in the first position of the loop on the left side of the first line of the display from 0 to 9, and can be used to achieve a DIP switch BM8 display rese
<ss> 在 2025-06-19 上传 | 大小：623kb | 下载：0

[VHDL编程] Experiment01

说明：FPGA源码，初学者使用，时序程序分析，整数乘法器-FPGA source code, for beginners to use, timing program analysis，Integer multiplier
<李清政> 在 2025-06-19 上传 | 大小：622kb | 下载：0

[VHDL编程] Digital_clock

说明：教程 基于FPGA的智能闹钟，控制NOKIA5110(Intelligent alarm clock based on FPGA, control N O K I A 5110)
<Terence Zhao > 在 2025-06-19 上传 | 大小：622kb | 下载：0

[VHDL编程] AdsSimpleDesign_3S1000_07Oct04

说明：LVDS de-serilization
<roc_verilog> 在 2025-06-19 上传 | 大小：622kb | 下载：0