[VHDL编程] elevator

说明：用VHDL编写的一个电梯控制程序，花了很长时间，应该很不错的-VHDL prepared with a elevator control procedures, took a long time, should be very good
<小毛> 在 2025-06-13 上传 | 大小：715kb | 下载：0

[VHDL编程] learn_dds

说明：基于quartus ii 9.0的简易dds波形发生器，可以产生正弦，方波，三角波，可变幅，可变频。非常适合学习使用，使用时请按自己的芯片和引脚设置-Quartus ii 9.0 Based on dds simple waveform generator can produce sine, square, triangle wave can be amplitude, frequency can be. Very suitable for learning to use, when used
<陈东旭> 在 2025-06-13 上传 | 大小：715kb | 下载：0

[VHDL编程] DF2C8_03_NixeTube

说明：：8 个数码管从 0 开始计数，每次增加 1；每位显示的字符包括从 “0~F”16 个十六进制数；  按下复位按键之后，计数从 0 重新开始。由此可验证数码管、有 源时钟和复位按键等功能。-: 8 digital tube starts counting from 0, for each increase of 1 each displayed character from " 0 ~ F" 16 hexadecimal numbers press the
<qiutian> 在 2025-06-13 上传 | 大小：715kb | 下载：0

[VHDL编程] VHDL-multi-function-clock

说明：多功能时钟,包括一个时钟和一个秒表,可以互相切换并且不过中断各自的运行-a multi-function clock
<Chaowei Liu> 在 2025-06-13 上传 | 大小：715kb | 下载：0

[VHDL编程] PS2

说明：基于键盘的ps2程序，注释很详细，是一个键盘的很好的程序！-Based on the keyboard of ps2 program, very detailed notes, is a good keyboard program!
<吴筠> 在 2025-06-13 上传 | 大小：714kb | 下载：0

[VHDL编程] DE2_115_TV

说明：用FPGA开发板实现FPGA接受TV视频信号，然后显示在显示器上-FPGA development board FPGA accept TV video signal, and then displayed on the monitor
<tony> 在 2025-06-13 上传 | 大小：715kb | 下载：0

[VHDL编程] Lab3B

说明：A Sequential Divider Design in VHDL -- homework in ASIC & FPGA Design cla-A Sequential Divider Design in VHDL-- homework in ASIC & FPGA Design class
<rusty> 在 2025-06-13 上传 | 大小：715kb | 下载：0

[VHDL编程] RAM

说明：altera FPGA上的RAM源码 单端口结构 -the RAM the source single port structure altera FPGA
<lenovo> 在 2025-06-13 上传 | 大小：714kb | 下载：0

[VHDL编程] VHDL_uart

说明：用xilinx的FPGA-spartan3E实现uart，固定波特率9600，偶校验，系统时钟50MHz，能够实现将从串口调试助手发送到FPGA的数据重新发回串口调试助手-using xilinx s FPGA-spartan3E to implement uart with a baudrate of 9600, even parity check. The system frequency is 50MHz.It can turn the data from serial assistant
<john> 在 2025-06-13 上传 | 大小：714kb | 下载：0

[VHDL编程] sin_10k

说明：基于FPGA的利用rom进行查询的方式生成一个频率为10KHZ的sin信号，编译成功，并实现功能仿真。-Query based on the the FPGA use of rom generate a frequency of 10 kHz sin signal, compiled successfully and to achieve functional simulation.
<二妮子> 在 2025-06-13 上传 | 大小：714kb | 下载：0

[VHDL编程] segment

说明：vhdl code for segment
<Paul Jun> 在 2025-06-13 上传 | 大小：714kb | 下载：0

[VHDL编程] wiegand

说明：Wiegand encoder Recive card number Save card number Mach saved and recived card number Resolve access status
<Sandro> 在 2025-06-13 上传 | 大小：714kb | 下载：0