[VHDL编程] I2C控制核

说明：
<韦伯> 在 2025-06-13 上传 | 大小：716kb | 下载：0

[VHDL编程] jianpansaomiao__verilog

说明：一个veriloghdl编写的键盘扫描程序-Veriloghdl the preparation of a keyboard scanner
<zhangzhenqi> 在 2025-06-13 上传 | 大小：717kb | 下载：0

[VHDL编程] CAST_sdr_sdram_ctrl-xact

说明：Single Data Rate Mobile SDRAM Controller Core with AHB Interface
<gosha> 在 2025-06-13 上传 | 大小：716kb | 下载：1

[VHDL编程] RD1008

说明：Receiver module design i am uploding it thax
<muruganantham> 在 2025-06-13 上传 | 大小：716kb | 下载：0

[VHDL编程] clock3

说明：一个带闹钟的分为12 和24 小时的数字时钟。只有24小时有闹钟，都是原件例化，用的是位置关联-With alarm clock into a 12- and 24-hour digital clock. Only 24-hour alarm, all of the original case, the location associated with the
<李青> 在 2025-06-13 上传 | 大小：716kb | 下载：0

[VHDL编程] UART

说明：基于FPGA的UART设计，包含接收模块，发送模块，FIFO模块-UART FPGA-based design, including the receiver module, sending module, FIFO module
<钱远盼> 在 2025-06-13 上传 | 大小：716kb | 下载：0

[VHDL编程] wnl

说明： 该程序是关于FPGA的万年历程序，程序简洁明了，适合fpga学习者的参考-The program is a calendar program on the FPGA, the program concise reference for fpga learners ..
<邓凤> 在 2025-06-13 上传 | 大小：716kb | 下载：0

[VHDL编程] DSP_DESIGNING-FOR-OPTIMAL-RESULTS

说明：Xilinx FPGA内部DSP的最佳设计结果详细介绍。-The best internal DSP Xilinx FPGA design results in detail.
<田明> 在 2025-06-13 上传 | 大小：716kb | 下载：0

[VHDL编程] Modelsim_How_to_use_pdf

说明：Modelsim的使用方法，适合新手学习，有详细的操作方法和例程-Modelsim to use, suitable for beginners to learn, detailed operating methods and routines
<夏思源> 在 2025-06-13 上传 | 大小：715kb | 下载：0

[VHDL编程] Second_Counter

说明：这是一个四位的数字秒表，精确到0.01秒，三个按键，三个按键，一个复位，一个开始，一个停止,在Digilent的basys2开发板上运行，只须修改ucf约束即可在其他FPGA开发板上运行。-This is a four-digit digital stopwatch, accurate to 0.01 seconds, three buttons, three buttons, a reset, a beginning, a stop, run Digilent' s basys2 dev
<郭少佳> 在 2025-06-13 上传 | 大小：716kb | 下载：0

[VHDL编程] vivado_init

说明：该程序是为vivado初始化和配置，并且还包含有相应的说明文档，是初学xilinx vivado的很好的教程，本例程基于zynq系列的MIZ701N处理器进行开发(The program is vivado initialization and configuration, and also contains the corresponding documentation, is a good beginner Xilinx vivado tutorial, this routine based
<Zigu > 在 2025-06-13 上传 | 大小：716kb | 下载：0

[VHDL编程] CLOCK

说明：时钟，带闹钟设置，整点报时功能，闹钟带有停止键(Clock, with alarm set, the whole point timekeeping function, alarm clock with stop button)
<nexr > 在 2025-06-13 上传 | 大小：716kb | 下载：0