[VHDL编程] VHDL版的C8051核

说明：VHDL版的C8051核。包括说明，相关资料等。
<asean1> 在 2011-03-25 上传 | 大小：721.33kb | 下载：0

[VHDL编程] C8051

说明：VHDL版的C8051核(C8051).evatronix公司的IP核-VHDL version of the C8051 core (C8051). Evatronix company s IP core
<> 在 2025-06-12 上传 | 大小：722kb | 下载：1

[VHDL编程] 00011ipcore51

说明：51内核单片机的VHDL语言的实现,从功能到编译都有详细说明,包括源码-51-core single-chip realization of the VHDL language, from the function to compile a detailed descr iption, including source
<林风> 在 2025-06-12 上传 | 大小：722kb | 下载：0

[VHDL编程] 8051

说明：8051单片机VHDL内核,内有说明,很详细,值得下载-8051 VHDL core, which has made it clear that, in great detail, it is worth downloading
<dushibiao> 在 2025-06-12 上传 | 大小：722kb | 下载：0

[VHDL编程] lcdok

说明：自己写的LCD控制器，在EP1C3T140C8上跑过，对初学者有帮助，实在的VHDL代码-Write your own LCD controller, in the EP1C3T140C8 last ran for help for beginners, it' s VHDL code
<陈俊> 在 2025-06-12 上传 | 大小：722kb | 下载：0

[VHDL编程] eetop.cn_C8051

说明：C8051代码，供大家参考使用，需要的抓紧下载吧-C8051 code for your reference, pay close attention needs to download it
<lizixi> 在 2025-06-12 上传 | 大小：722kb | 下载：0

[VHDL编程] globle-clk

说明：这是fpga中全局时钟的一些东西，希望对朋友们有所帮助-This is a global clock in fpga something, want to help friends
<飞飞> 在 2025-06-12 上传 | 大小：722kb | 下载：0

[VHDL编程] 5

说明：74HC164是高速硅门 CMOS 器件，8 位边沿触发式移位寄存器，串行输入数据，然后并行输出。数据通过两个输入端（DSA 或 DSB）之一串行输入，任一输入端可以用作高电平使能端，控制另一输入端的数据输入。利用HC164串入并出功能，控制数码管的显示 -74HC164 is a high speed silicon gate CMOS devices,8edge triggered a shift register, serial input parallel output data, an
<朱鹏> 在 2025-06-12 上传 | 大小：721kb | 下载：0

[VHDL编程] verilog-calculator

说明：基于verilog的计算器，实现简单的加减乘的运算，并有退格键和清零键-verilog calculator
<fsr> 在 2025-06-12 上传 | 大小：721kb | 下载：0

[VHDL编程] c0_led

说明：VHDL编写的时钟程序 用于alter实验板 编写程序为quartus2-Clock program written in VHDL is used to alter the experiment board programming for quartus2
<zz> 在 2025-06-12 上传 | 大小：722kb | 下载：0

[VHDL编程] Quartus

说明：VERILOG AD采集程序 FIFO存储-VERILOG AD acquisition program FIFO memory
<> 在 2025-06-12 上传 | 大小：722kb | 下载：0

[VHDL编程] at7_ex03

说明：使用FPGA内部的PLL产生时钟，计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
<24fh> 在 2025-06-12 上传 | 大小：721kb | 下载：0