[VHDL编程] VHDL_processor

说明：利用VHDL语言描述的一个简单微处理器,可以通过修改源码来调整指令集,可以在Quartus II上直接运行和编译.-use VHDL descr iption of a simple microprocessor, can modify the source codes to adjust instruction set, Quartus II can be directly compiled and running.
<赵康> 在 2025-06-12 上传 | 大小：725kb | 下载：0

[VHDL编程] fir_16

说明：fir滤波器-verilog，基于verilog的fir滤波器源码-fir filter-verilog, the fir filter based on the Verilog source code
<zhc> 在 2025-06-12 上传 | 大小：725kb | 下载：0

[VHDL编程] dpRam1

说明：Dual port ram design project developed in Xilinx using VHDL
<qaziguy> 在 2025-06-12 上传 | 大小：724kb | 下载：0

[VHDL编程] ADAPTIVEFILTER

说明：采用vhdl代码描述自适应滤波器，具有很好的可参考性，和实用性-Vhdl code to describe the use of adaptive filter, can be found with a good nature and usefulness of
<shao> 在 2025-06-12 上传 | 大小：725kb | 下载：0

[VHDL编程] PS2_Demo

说明：ps2 keyboard verilog
<kin> 在 2025-06-12 上传 | 大小：725kb | 下载：0

[VHDL编程] matrix

说明：3x3 matrix implementation in VHDL
<Nagendran> 在 2025-06-12 上传 | 大小：724kb | 下载：0

[VHDL编程] auk_udpipmac-v3.3.0.tar

说明：The Altera(R) UDP/IP function implements a hardware solution for the transmission and reception of UDP/IP encapsulated network traffic.
<Seok Hoon Shin> 在 2025-06-12 上传 | 大小：725kb | 下载：0

[VHDL编程] Sidge

说明：
<sky060> 在 2025-06-12 上传 | 大小：724kb | 下载：0

[VHDL编程] FIFO

说明：采用IP生成的同步FIFO代码资料，希望对大家有帮助！-Synchronous FIFO using IP generated code data, we want to help!
<sun pei> 在 2025-06-12 上传 | 大小：724kb | 下载：0

[VHDL编程] Verilog_Project_INSTRUCTION_DECODER_GROUP_10.tar.

说明：Verilog code on Instruction Decoder of 8085
<Parvathy> 在 2025-06-12 上传 | 大小：724kb | 下载：0

[VHDL编程] I2C

说明：基于FPGA的I2C通信代码实现，在开发板上验证过，欢迎使用-FPGA-based I2C communication code, tested on the development board, welcome
<岳振> 在 2025-06-12 上传 | 大小：724kb | 下载：0

[VHDL编程] bldc_motor_control_design_example

说明：无刷直流电机 VHDL VERILOG 控制,速度环，RS232 串口接收发送 始终分频 PWM生成 电机相序 actel FPGA使用-VERILOG BLDC control of the use of actel FPGA- actel VERILOG BLDC control of the use of actel FPGA
<> 在 2025-06-12 上传 | 大小：724kb | 下载：0