[VHDL编程] Widget_Watch_VHDL

说明：功能： （1）数字钟（2）数字跑表（3）调整时间 (4)闹钟设置 （5）日期设置。 设计总体构思： 将日期、时钟、秒表及闹钟功能分开实现。选择日期模式，则只显示年、月、日。选择时钟模式，则只显示时、分、秒。选择秒表模式，则只显示秒、毫秒。选择闹钟模式，显示为时、分、秒，另外加一个闹铃。 -Features:(1) digital clock (2) digital stopwatch (3) adjust the time (4) alarm settings (5) date
<> 在 2025-06-12 上传 | 大小：900kb | 下载：0

[VHDL编程] 13.6

说明：tlc549 VHDL 电压表 FPGA 数模转换-tlc549 VHDL FPGA DAC voltage meter
<喻炜> 在 2025-06-12 上传 | 大小：900kb | 下载：0

[VHDL编程] POC_all

说明：poc即为cpu与外部设备，比如打印机的接口，用VHDL的编程来实现poc功能的仿真-poc is the cpu with an external device, such as the printer' s interface, programming with VHDL simulation capabilities to achieve poc
<苏佳佳> 在 2025-06-12 上传 | 大小：899kb | 下载：0

[VHDL编程] ehci-r10

说明：EHCI 标准协议 用于usb3.0软硬件开发-EHCI hardware and software development standard protocol for usb3.0
<willow> 在 2025-06-12 上传 | 大小：900kb | 下载：0

[VHDL编程] DF2C8_12_DS1302

说明：verilog实现DS1302时钟控制,程序已验证没有问题 -verilog achieve DS1302 clock control procedures have been verified there is no problem
<mu langs> 在 2025-06-12 上传 | 大小：900kb | 下载：0

[VHDL编程] FIR-filter-VHDL-code

说明：基于FPGA的17阶FIR滤波器VHDL代码。文件附带了FIR数字滤波器理论的介绍。-FPGA-based 17-order FIR filter VHDL code. File with the FIR digital filter theory introduction.
<周鑫> 在 2025-06-12 上传 | 大小：898kb | 下载：0

[VHDL编程] fg

说明：FPGA based Signal generator
<yasitha> 在 2025-06-12 上传 | 大小：900kb | 下载：0

[VHDL编程] P1-Contador-BCD

说明：Practice 1 FPGA ITCH Xilinx
<Rafaeleg> 在 2025-06-12 上传 | 大小：898kb | 下载：0

[VHDL编程] EDAshuzimiaobiao

说明：EDA数字秒表 一、总体设计要求： 设计一个数字秒表，共有6位输出显示，分别为百分之一秒、十分之一秒、秒、十秒、分、十分；秒表的最大计数容量为60分钟，当计时达60分钟后，蜂鸣器报警；秒表还需有一个启动信号和一个归零信号，以便秒表能随意启停及归零。 二、技术要点： 1.秒表的逻辑结构主要由显示译码器、分频器、十进制计数器、六进制计数器和报警器组成。 2.最关键的是精确的100Hz计时脉冲如何获得，可由高频时钟信号经分频得到； 3.设计时钟扫描模块seltime和显示译码器
<枫叶儿2012> 在 2025-06-12 上传 | 大小：900kb | 下载：0

[VHDL编程] zhengxian

说明：verilog的正弦函数信号发生器的设计。可生成不同的正弦函数信号波形。-verilog sine function signal generator design. Can generate a different signal waveform of the sine function.
<lou> 在 2025-06-12 上传 | 大小：898kb | 下载：0

[VHDL编程] ram-and-fifo

说明：ALTERA公司的一些关于RAM，FIFO等IP核的技术文档，对用到IP核存储设备的读者很有用！-ALTERA Company RAM, FIFO IP core technical documentation, readers used IP core storage devices useful!
<刘宁> 在 2025-06-12 上传 | 大小：899kb | 下载：0

[VHDL编程] dig_clk

说明：实现vhdl数字钟 实现时分秒调时 消抖等功能 采用quartus编程实现 -digital clock
<钱春雷> 在 2025-06-12 上传 | 大小：899kb | 下载：0