[VHDL编程] niosII_minu_system

说明：nios核入门上手最简单的教程，一学就会，无痛入门。-Nios nuclear entry of the tutorial to use the simplest, one school will be, painless entry.
<梁奔山> 在 2025-06-11 上传 | 大小：903kb | 下载：0

[VHDL编程] ofdm_modulation_v72

说明：基于altera 芯片得ofdm调制解调源程序-Altera chips were based on OFDM modulation and demodulation source
<liu> 在 2025-06-11 上传 | 大小：902kb | 下载：0

[VHDL编程] music

说明：用VHDL 语言设计实现一个10 秒倒计时电路，要求使用8×8 点阵显示计时结果。能在计时到0后开始播放乐曲，同时乐曲可以自由转换。-VHDL Language Design and Implementation with a 10 seconds countdown circuits require the use of 8 × 8 dot matrix display time results. To 0 in time to start playing after the music, a
<rainbowuva> 在 2025-06-11 上传 | 大小：901kb | 下载：0

[VHDL编程] ddr-sdram

说明：DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。-Verilog source code for DDR SDRAM controler design,including guide book in chinese.
<runxin> 在 2025-06-11 上传 | 大小：902kb | 下载：0

[VHDL编程] Zoom-forward-a-relay-relay-network

说明：放大转发中继网络中的一种中继选择方案 放大转发中继网络中的一种中继选择方案-Zoom forward a relay relay network relay option to enlarge the network to forward a relay option
<离散> 在 2025-06-11 上传 | 大小：902kb | 下载：0

[VHDL编程] BIST-CODE

说明：BIST IS A BUILT IN SELF TEST FOR VHDL
<sandeep> 在 2025-06-11 上传 | 大小：902kb | 下载：0

[VHDL编程] de-

说明：任意波形手绘发生器,图片+论文(含有部分源码) 来源ourdev-Arbitrary waveform generator, hand-painted, photo+ paper (containing part of the source) source ourdev
<asfk> 在 2025-06-11 上传 | 大小：901kb | 下载：0

[VHDL编程] cpld-collocate

说明：简单介绍了AHDL语言的使用规则，注意项目，并简单举例。-A brief introduction to the use AHDL language rules, pay attention to the project, and a simple example.
<zhangmin> 在 2025-06-11 上传 | 大小：901kb | 下载：0

[VHDL编程] debounce1

说明：Debouncing Circuit implementing the Testing Circuit show in the Illustration 1. The input of verification is from a push button switch. In the lower part, the signal is first fed to a debouncing circuit and the to a rising edge detector.
<StevenChung> 在 2025-06-11 上传 | 大小：901kb | 下载：0

[VHDL编程] 2.CLK1HZ

说明：Xilinx Clk1hz vhdl program
<forestgump> 在 2025-06-11 上传 | 大小：901kb | 下载：0

[VHDL编程] timer

说明：数字秒表，按键+数码管 上电后数码管开始计时，精度1/10秒： 按 SW2 ：复位（清零后重新计数） 按 SW3 ：暂停 按 SW4 ：继续计数-Digital stopwatch, key+ digital tube after power digital control start timing, precision 1/10 sec: Press SW2: Reset (after a re-count is cleared) by SW3: Pause Press SW4
<吴状态> 在 2025-06-11 上传 | 大小：901kb | 下载：0

[VHDL编程] I2C-verilog-(非常详细的i2c学习心得)

说明：i2c学习心得，详细的I2C VERILOG实现代码(i2c learning experience, detailed I2C VERILOG implementation code)
<jeanvaljean > 在 2025-06-11 上传 | 大小：902kb | 下载：0