[VHDL编程] MyState

说明：这份是实验课上的教师和学生用的实例。关于用matlab simulink仿真状态机并生成vhdl代码的详细内容-The experimental class teachers and students to use examples. Matlab simulink simulation on the use of state machine and generates VHDL code details
<张三> 在 2025-06-08 上传 | 大小：946kb | 下载：0

[VHDL编程] timing_design_of_fpga

说明：主要是,fpga,cpld设计时的时序设计需要注意和考虑的问题-Mainly, fpga, cpld design design need to pay attention to the timing of the issue and consider
<沧海一笑> 在 2025-06-08 上传 | 大小：945kb | 下载：0

[VHDL编程] fpga

说明：为学习FPGA设计人员提供一些经验，提高FPGA使用效率，-For learning FPGA designers to provide some experience and improve the efficient use of FPGA,
<wm> 在 2025-06-08 上传 | 大小：945kb | 下载：0

[VHDL编程] multiplier-accumulator(vhdl)

说明：用VHDL语言描述和实现乘法累加器设计,4位的被乘数X和4位的乘数Y输入后，暂存在寄存器4位的寄存器A和B中，寄存器A和B的输出首先相乘，得到8位乘积，该乘积再与8位寄存器C的输出相加，相加结果保存在寄存器C中。寄存器C的输出也是系统输出Z。(原创，里面有乘法部分和累加部分可以单独提出来，很好用) -With the VHDL language to describe the design and realization of multiplier-accumulator, four of
<jlz> 在 2025-06-08 上传 | 大小：945kb | 下载：0

[VHDL编程] wbspec_b4.pdf

说明：Wishbone interface, for development of system on chip interfaces
<Ammar> 在 2025-06-08 上传 | 大小：946kb | 下载：0

[VHDL编程] DSD_assignment

说明：FPGA作业，宦飞主讲老师，上海交通大学-FPGA operations, official flying speaker teachers
<史婕茹> 在 2025-06-08 上传 | 大小：946kb | 下载：0

[VHDL编程] FPGA--Experience

说明：FPGA经验谈 如何更好的进行数字电路设计,你在在这个文档中找到答案 -FPGA Experience Digital circuit design experience to share,How to better design for digital circuit design and you will find the answer.
<ppp> 在 2025-06-08 上传 | 大小：945kb | 下载：0

[VHDL编程] fpgacourseware

说明：fpga课件珍藏版，初学者可以少走弯路，大家一起学习-The fpga courseware Collector s Edition, and beginners can avoid detours, we will study together
<王> 在 2025-06-08 上传 | 大小：945kb | 下载：0

[VHDL编程] edivider

说明：将数据进行偶数分频，里面有测试文件，可以测试输出的信号-The data divided by an even number, there are test files, you can test the output signal
<张丽丽> 在 2025-06-08 上传 | 大小：945kb | 下载：0

[VHDL编程] ise

说明：实现两个2位二进制数的相加，两个数A和B分别对应于板子上的（SW3,SW2）和(SW1,SW0)，其中SW3，SW1为高位。BTN 设计微处理器基本输入输出系统，North (V4) 按键为运算执行键。当BTN North按下时，两数相加的结果将通过LD3~LD0显示，其中LD3为最高位，LD0为最低位。同时，超级终端上也会输出计算结果。-Design microprocessor basic input output system, the sum of two 2-bit binary nu
<王先生> 在 2025-06-08 上传 | 大小：945kb | 下载：0

[VHDL编程] VerilogUart

说明：UART 串口通信模块，Verilog 实现。已在Microsemi Actel FPGA A3PE1500 硬件验证通过。-UART serial communication module, Verilog implementation. Verified by Microsemi Actel FPGA A3PE1500 hardware.
<> 在 2025-06-08 上传 | 大小：946kb | 下载：0

[VHDL编程] AD

说明：详细的介绍了A/D转换原理，A/D芯片资料。-Detail A/D principle, A/D chip information.
<王先生> 在 2025-06-08 上传 | 大小：946kb | 下载：0