资源列表
[VHDL编程] qiangdaqi
说明:用verilog编写的抢答器,当主持人宣布“开始比赛”,系统初始化,选手进入“抢答状态”。当某一选手首先按下抢答开关时,相应的指示灯亮,此时抢答器不再接受其他输入信号。电路具有累计分控制(分别用4个4位选手的积分——十六进制数),由主持人控制“加分”。“加分”加分完毕,开始下一轮抢答。电路还可以设有回答问题时间控制。 -Answer using Verilog prepared, and when the host announced the " start game" ,<叶> 在 2025-06-09 上传 | 大小:1.05mb | 下载:1
[VHDL编程] ethernet_tri_mode_latest.tar
说明:ethernet_tri_mode_latest.tar.gz源代码-ethernet_tri_mode_latest.tar.gz source code<磊> 在 2025-06-09 上传 | 大小:1.05mb | 下载:0
[VHDL编程] LCD
说明:基于FPGA的LCD1602驱动,verilog代码,已经调试成功-LCD1602-driven FPGA-based, verilog code debugging has been successful<liang ming> 在 2025-06-09 上传 | 大小:1.05mb | 下载:0
[VHDL编程] liushuideng
说明:基于XILINX公司FPGA的流水灯代码,采用硬件描述语言VHDL-XILINX' s FPGA-based water lamp code, using hardware descr iption language VHDL<zhushiyong315> 在 2025-06-09 上传 | 大小:1.05mb | 下载:0
[VHDL编程] Schmitt-trigger-keyboard-interface
说明:基于施密特触发的键盘接口电路,有效降低触发延迟,缩短键盘反应时间 以verilog实现-Schmitt trigger on the keyboard interface circuit, effectively reducing the trigger delay and shorten the reaction time to verilog implementation keyboard<李拉> 在 2025-06-09 上传 | 大小:1.05mb | 下载:0
[VHDL编程] VHDLMQP04
说明:VHDL Implementation of the JPEG-LS Algorithm<thabet1983> 在 2025-06-09 上传 | 大小:1.05mb | 下载:0