资源列表

« 1 2 ... .56 .57 .58 .59 .60 3361.62 .63 .64 .65 .66 ... 4310 »

[VHDL编程VHDLANDSIGNALa

说明:it is a very good book for programble VHDL and digit signal book
<sugarxyc> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程dl2c58_c5

说明:FPGA EP2C5Q288C8 TEST 原码,测试OK 打开即用.-FPGA EP2C5Q288C8 TEST original code, test that is used to open OK.
<kenychen> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程Mars-EP1C6-F_code1

说明:此包中为FPGA学习板中的基础实验代码.共包括8个实验源代码:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机和四位比较器.-In this package for the FPGA board to study the basis of the experiment code. A total of eight experiments, including source code: 8-bit priority encoder, multipliers, mul
<sunxh092> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程EDK

说明:
<jerry browm> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程6345252

说明:FPGA应用实例,FPGA片上硬件乘法器的使用,编程语言vhdl-Application FPGA, FPGA-chip hardware multiplier to use, programming language vhdl
<lan tian> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程CPU

说明:一个完整的流水CPU设计,quartus平台,Verilog实现-CPU design a complete water, quartus platform, Verilog realization
<> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程SG_FPGA

说明:2006年电子设计竞赛二等奖,多功能函数、信号发生器核心器件FPGA内部的原理图,主要模块用VHDL代码描述,包括PLL、相位累加器、波形算法和正弦波查找表,可实现0.005Hz~20MHz的多波形信号产生,频率步进值0.005,输出接100MSPS速率的DAC--AD9762-Electronic Design Competition 2006, second prize, multi-function signal generator within the core of the devic
<zlz> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程cic18.tar

说明:TAIWAN晶片中心开发的180NM混合信号设计教学库-180nm mixed signal lib for education use from CIC
<Alex Xiang> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程CPU

说明:十指令简易CPU实现代码,可向外设端口读写数据-ten instruction simply cpu,it can write and read data to other equipment
<萝卜> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程FPGA

说明:FPGA应用开发典型实例之片上硬件乘法器的使用-The use of FPGA application development typical example of on-chip hardware multiplier
<吴勇> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程bch_dec

说明:BCH编解码 Features : – allows to correct up to 2 errors. – supports 16/32/64/128 bit memories (typical memory word sizes). – operates on complete memory words in a single cycle. – pure combinational logic design-The double error correcting (DE
<luobing> 在 2025-07-28 上传 | 大小:1.05mb | 下载:0

[VHDL编程exp1

说明:vhdl xinhao,..............
<Creator > 在 2025-07-28 上传 | 大小:1.05mb | 下载:0
« 1 2 ... .56 .57 .58 .59 .60 3361.62 .63 .64 .65 .66 ... 4310 »

源码中国 www.ymcn.org