[VHDL编程] SRAM

说明：瑞芯科技EFX400SL开发板上使用SRAM的工程源码-Rockchip EFX400SL the development of science and technology the use of SRAM on-board source of project
<曹晶> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] SOPC

说明：这是基于DE2平台的sopc实验,对初学者很具有参考价值-This is based on the DE2 platform sopc experiment is a reference value for beginners
<fangming> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] VerilogTutorial_testbench

说明：guide about verilog_testbench
<tuoi> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] design-6-dof-robot-controller-FPGA

说明：基于ATmega128和FPGA的六自由度机器人的直流伺服控制器设计-FPGA-based ATmega128 and six degrees of freedom robot servo controller design
<> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] MCU

说明：包括与MCU双向通信,计数器,寄存器等,自己看,绝对能用 后级是H桥.电机是有刷直流电机来源ourdev-Including two-way communication with the MCU, counters, registers, etc., yourself, can be used after the class is absolutely H-bridge. Is a brushed DC motor
<asfk> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] VerilogTutorial

说明：美国加州伯克利大学经典培训教程-VERILOG宝典, 图文并茂, 实例众多, 文字简洁优美, 彩图一目了然. 学习的VERILGO的必备教程-University of California, Berkeley, USA classic training tutorial-VERILOG Collection, illustrations, numerous examples, written in simple and beautiful, color pictures at a glance
<龙瑞鹤> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] esign_3c120_v110_qsys_revA

说明：基于Altera Qsys vip_example_design_3c120_v110_qsys_revA-Based on Altera Qsys vip_example_design_3c120_v110_qsys_revA
<wr> 在 2025-06-09 上传 | 大小：1.06mb | 下载：1

[VHDL编程] lcd1602

说明：在FPGA上实现普通液晶1602的点亮及显示字符-Common in the FPGA and the LCD display lights up 1602 characters
<董攀峰> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] EP3C120-LCD

说明：应用verilog语言编写的在ALTERA-CYCLONE III 开发板1602上面显示字符-Application verilog language characters shown above in 1602
<董攀峰> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] PL2

说明：用CPLD实现的数字频率计，功能齐全，经过验证，绝对好使。-CPLD implementation of digital frequency meter, fully functional
<xiaohuan> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] DDS

说明：这是一个用EP2C5T144的FPGA制作的DDS信号发生器，输出信号波形可变，幅度可调，缺点是信号频率略低，带有电路图-This is a used EP2C5T144 FPGA produced DDS signal generator, the output signal waveform variable adjustable amplitude, the disadvantage is that the signal frequency is slightly lower, with
<何健能> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0

[VHDL编程] SPCQF

说明：8路抢答器的Verilog代码实现，包含详细的资料和代码-8 Responder Verilog code that contains detailed information and code
<孤风> 在 2025-06-09 上传 | 大小：1.06mb | 下载：0