[VHDL编程] testfreq

说明：利用示波器的X和Y通道输出采样波形图形 注：显示两个周期。扫频频率100Hz-Oscilloscope using X and Y channel outputs sampled waveform graphics Note: the two cycles. Sweep frequency 100Hz
<张勋> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] EP1C3_12_1_2_MOTO

说明：基于FPGA的直流电机的PWM控制和步进电机的细分驱动控制。使用VHDL语言编写，压缩包里是Quartus下的工程。-FPGA-based PWM DC motor control and stepper motor-driven control of a breakdown. The use of VHDL language, compression bag is under the Quartus project.
<deadtomb> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] Lock

说明：密码锁，本设计是根据小区的门，来设计的。这个设计，可以减少一个保安，什么的。具有使用价值。-Lock, the design is based on cell doors, to design. This design can reduce a security, or something. Has a value.
<红儿> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] pwm

说明：通过分频产生信号，与三角波比较产生pwm-By dividing the clock signal is generated, compared with the triangular wave generated pwm
<董会云> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] computer-design

说明：哈工大计算机设计与实践实验七，三种方式。解压缩后可用。-Harbin Institute of Technology computer design and practice of seven experiments, in three ways. Extracted is available.
<chenqin> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] uart_tx1

说明：UART TX spartan 3e starter kit
<cel> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] NAND_flash_verilog_vhdl

说明：很好的NAND Flash 硬件驱动语言，支持VHDL和verilog 语言方便移植，如果有想用FPGA直接驱动NAND flash而又不知如何下手的朋友肯定喜欢。- NAND Flash Controller Reference Design =============================================================================== File List 1.
<cuiwei> 在 2025-06-08 上传 | 大小：1.14mb | 下载：1

[VHDL编程] FPGA_CRC

说明：用Quartus II 13.0 (32-bit)实现并行计算8位数据宽度的CRC16-CCITT循环冗余码，verilog HDL源代码，并有本人手工计算的原理。本程序已经过ModelSim-Altera模拟，仿真波形文件都在本文件内。-Calculated using the Quartus II 13.0 (32-bit) parallel 8-bit data width CRC16-CCITT cyclic redundancy code, verilog HDL source cod
<yuantielei> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] factoredcsd

说明：FIR FILTER USING FCSD TECHNIQUE FOR REPRESENTING COEFFICIENT
<neha> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] gtx_interface_ip

说明：高速串行设计FPGA-GTX IP设置生成，可动态配置速率2.4Gbps，1.2Gbps，0.6Gbps，自适应链接-High-speed serial design FPGA-GTX IP settings generated dynamically configurable rate of 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link
<周召涛> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] mux8

说明：利用拨码开关，实现四位二进制与四位二进制的乘法器，结果转换为十进制，并通过数码管显示。-Using the DIP switch to achieve four binary and four binary multiplier, the results are converted to decimal, and through the digital display.
<王宁> 在 2025-06-08 上传 | 大小：1.14mb | 下载：0

[VHDL编程] XPS_Custom_IP_Tutorial_4

说明：Custom IP Core Development tutorial in Xilinx XPS Part 4
<numteh > 在 2025-06-08 上传 | 大小：1.14mb | 下载：0