[VHDL编程] qep_data_bus

说明：基于地址总线接口的四倍频编码器信号接口的 FPGA实现 Verilog HDL的-address bus interface based on the four frequency signal encoder interface FPGA Verilog HDL
<孙卓君> 在 2024-05-17 上传 | 大小：1187840 | 下载：1

[VHDL编程] digital_clock

说明：用veriolg写的数字钟实验，具有定点报时，闰年判断，年月日显示，下载平台为spantan3s400。有详细注解。适合verilog学习-Written by veriolg digital clock experiments with fixed time, to determine leap year, date display, download platform spantan3s400. Have a detailed an
<屠宁杰> 在 2024-05-17 上传 | 大小：1186816 | 下载：0

[VHDL编程] sopcniosexample

说明：通过quartusII的sopc构建一个简单的nios系统，里面还有简单nios实例，操作步骤很详细-Sopc through the quartusII to build a simple system nios, nios there is also a simple example of the steps in detail
<maylag_1> 在 2024-05-17 上传 | 大小：1186816 | 下载：0

[VHDL编程] Verilogstudy

说明：该资料介绍了Verilog编程的入门和应用，对初学者帮助很大，希望能帮助到大家！-Verilog study
<蔡浩聪> 在 2024-05-17 上传 | 大小：1187840 | 下载：0

[VHDL编程] VGA

说明：用FPGA驱动VGA显示器并控制VGA显示部分俄罗斯方块以及横条、竖条、棋盘格等-Driving with FPGA VGA VGA display and control the display part of the Russian box and bar, vertical bar, checkerboard, etc.
<Haifengqingfu> 在 2024-05-17 上传 | 大小：1187840 | 下载：0

[VHDL编程] 123

说明：系统介绍了数字开发系统平台FPGA设计中的部分技巧 对于FPGA开发研究人员具有一定的指导和帮助意义-Systematic introduction of digital development platform FPGA design techniques for FPGA development of some of the researchers have some sense of guidance and help
<AndyLee> 在 2024-05-17 上传 | 大小：1187840 | 下载：0

[VHDL编程] LIU

说明：dda 插补法中 由vhdl 语言来实现-dda interpolation achieved by the vhdl language
<田浩> 在 2024-05-17 上传 | 大小：1187840 | 下载：0

[VHDL编程] SEED-XDS560PLUS

说明：SEED-XDS560PLUS仿真器安装、使用指南-SEED-XDS560PLUS simulators installation, use guide
<shenji> 在 2024-05-17 上传 | 大小：1187840 | 下载：0

[VHDL编程] ADCGraph2

说明：VHDL PROGRAM & LAB SOLUTIONS
<Raghvendra Singh> 在 2024-05-17 上传 | 大小：1186816 | 下载：0

[VHDL编程] multiplex

说明：四路信息时分复用和解复用，包含串并转换，并串转换，提取帧同步，分频，移位寄存器。-Quad information time-division multiplexing and demultiplexing, contains the string conversion, parallel-serial conversion, extracting the fr a me synchronization, frequency divis
<yingao> 在 2024-05-17 上传 | 大小：1187840 | 下载：0

[VHDL编程] eda-Lab-report

说明：三线八线译码器、数据选择器、数据比较器、二进制编码器、译码器的verilog语言输入方法-Three line eight line decoder, data selector, comparator, the binary encoder and decoder of verilog language input method
<鸟语花香> 在 2024-05-17 上传 | 大小：1186816 | 下载：0

[VHDL编程] lock

说明：本设计 一个4 位数字锁，并验证其操作。 1、基本功能：  　　　（1 ）开锁密码为 4 位十进制数，通过按钮输入密码，输入的密码在4个数码管上显示，若与锁内预置的密码一致，输出开锁信号（以点亮一个LED灯表示开锁）。 　　　（2）按钮开关输入须消抖处理。 2、扩展功能： 　　　用户可以设置锁内的密码； 　　　若输入密码三次不正确，输出报警信号，报警信号可以通过闪烁LED或某个数码管上小数点指示。
<李杰> 在 2024-05-17 上传 | 大小：1186816 | 下载：0