资源列表

« 1 2 ... .95 .96 .97 .98 .99 3400.01 .02 .03 .04 .05 ... 4311 »

[VHDL编程rom

说明:使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个ROM存储器。-The use of Altera' s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware descr iption language to ach
<Daisy> 在 2024-05-03 上传 | 大小:179200 | 下载:0

[VHDL编程signal_output

说明:本文件是可以直接使用下载到FPGA里面使用,里面包含时钟分频电路,串并转换和并串转换电路,多通道信号加权的乘加电路等。-The document may download to FPGA chip to complete the clock divider,serial-to-parallel,parallel-to-serial,and multiple-add circuit for multiple channels weight
<蔡野锋> 在 2024-05-03 上传 | 大小:1160192 | 下载:0

[VHDL编程EDA

说明:VHDL上机手册(基于Xilinx ISE) ___________________________________________________ 1 ISE 软件的运行 2 创建一个新工程 3 创建一个VHDL源文件框架 4 输入VHDL程序 *5 仿真 6 创建Testbench波形源文件 7 设置输入仿真波形 -eda
<tom> 在 2024-05-03 上传 | 大小:183296 | 下载:0

[VHDL编程shumaguan

说明:fpga下的七段数码管显示 大 学 实 验 报 告-fpga under the seven-segment digital tube experiment reports that the University
<tom> 在 2024-05-03 上传 | 大小:225280 | 下载:0

[VHDL编程DDS

说明:本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。-This code can be used to generate positive cosine signal waveforms, using FPGA' s internal ROM to place a sampling point is the cosine of the data table
<蔡野锋> 在 2024-05-03 上传 | 大小:484352 | 下载:0

[VHDL编程pico04_mem_uart

说明:picoblaze实现串口通信...难道一定要20个字吗?-implement uart communication base on picoblaze
<江疯逐月> 在 2024-05-03 上传 | 大小:3050496 | 下载:0

[VHDL编程PCi_Bridge

说明:Opencore的IP Core,有实际合成过,可以用,大家参考-Opencore of the IP Core, there is a practical synthesis that we could use, we refer to see
<Yan Cheng Shian> 在 2024-05-03 上传 | 大小:209920 | 下载:0

[VHDL编程FPGATIMEING

说明:TIMING LEARNING -TIMING LEARNING
<acer> 在 2024-05-03 上传 | 大小:747520 | 下载:0

[VHDL编程LC_txmit

说明:FPGA UART transmit and so on
<赵锋> 在 2024-05-03 上传 | 大小:1024 | 下载:0

[VHDL编程EP2C5sch

说明:
<zqhkd> 在 2024-05-03 上传 | 大小:90112 | 下载:0

[VHDL编程VHDL-Handbook

说明:VHDL handbook is very nice and suitable guide to HVDL language
<stdominic> 在 2024-05-03 上传 | 大小:1343488 | 下载:0

[VHDL编程Verilog_Digital_Design_Synthesis

说明:Verilog HDL A guide to Digital Design and Synthesis Samir Palnitkar SunSoft Press 1996
<stdominic> 在 2024-05-03 上传 | 大小:10441728 | 下载:0
« 1 2 ... .95 .96 .97 .98 .99 3400.01 .02 .03 .04 .05 ... 4311 »

源码中国 www.ymcn.org