[VHDL编程] vhdlcpld

说明：用vhdl实现四人智能抢答器，强大成功，显示抢答号。超时没有人回答，有报警提示。-Using vhdl implementation of four smart Responder, strong success, showing to answer in number. Out that no one answered, there is alarm.
<bela> 在 2024-05-17 上传 | 大小：337920 | 下载：0

[VHDL编程] mc8051

说明：Oregano Systems 8051 ip核-Oregano Systems 8051 ip core
<horven> 在 2024-05-17 上传 | 大小：394240 | 下载：0

[VHDL编程] shuizhongvhdl

说明：这时一个数字钟的VHDL程序，有计时、校时、整点报时功能，很适合做EDA设计之用-When a digital clock in VHDL procedures, time, school hours, the whole point timekeeping function, it is suitable for use in EDA Design
<小黄> 在 2024-05-17 上传 | 大小：1024 | 下载：0

[VHDL编程] counterfour

说明：verilog code for counter four
<vmreddy> 在 2024-05-17 上传 | 大小：1024 | 下载：0

[VHDL编程] jiaotongdengsheji

说明：这是一个交通灯控制的VHDL程序，用于maxplus平台，适合于EDA设计-This is a traffic light control, VHDL program for maxplus platform, suitable for EDA Design
<小黄> 在 2024-05-17 上传 | 大小：145408 | 下载：0

[VHDL编程] 958610VHDL_trafficlight

说明：这时一个关于交通灯的VHDL语言编写的程序，适合于EDA设计之中。-When a traffic light on the VHDL language programs, suitable for EDA design.
<吴凯> 在 2024-05-17 上传 | 大小：114688 | 下载：0

[VHDL编程] shuzizhong2008

说明：这时一个关于数字钟的VHDL程序，有计时、校时、报时等功能-When a digital clock on the VHDL program, there is time, school time, timer and other functions
<吴凯> 在 2024-05-17 上传 | 大小：80896 | 下载：0

[VHDL编程] PC8501

说明：本程序为Verlog语言程序，采用QUARTUS6.0编写，程序实现的功能是控制AD2S80的转换和和数据总线上数据的读取-This program is Verlog language program, using QUARTUS6.0 preparation, program implementation function is to control the conversion and AD2S80 and data bus to
<chendongkui> 在 2024-05-17 上传 | 大小：1024 | 下载：0

[VHDL编程] DES

说明：This is verilog source code for DES(Data Encryption standard) which is used in network security.
<Krupesh> 在 2024-05-17 上传 | 大小：20480 | 下载：0

[VHDL编程] standard_sim_tb

说明：xilinx CTC IPcore(encoder 和 decoder）的标准测试，未经信道加噪-the standard test of xilinx CTC IPcore (encoder and decoder) , without the channel with noise
<zhou> 在 2024-05-17 上传 | 大小：13312 | 下载：0

[VHDL编程] hwitl_sim

说明：xilinx CTC IPcore(encoder 和 decoder)的测试，经过AWGN信道。 -This simulation uses a AWGN module to include noise as part of the simulation. Prior to running the simulation, the UniSim models for the encoder and decoder must be g
<zhou> 在 2024-05-17 上传 | 大小：99328 | 下载：0

[VHDL编程] ctc_advanced_sim_tb

说明：xilinx CTC IPcore 误码率测试-xilinx CTC IPcore Bit Error Rate Test
<zhou> 在 2024-05-17 上传 | 大小：216064 | 下载：0