[VHDL编程] Quartus

说明：这是一个教你熟练使用Quartus 软件的过程 希望可以对大家有用 -This is a Quartus skilled in the use of the software you can hope to all useful process
<龚淼> 在 2024-05-06 上传 | 大小：1183744 | 下载：0

[VHDL编程] pinglvjiFPGA

说明：基于等精度原理的频率计verlog代码,被测频率在1HZ到10MHZ误差百分比相同。-Based on the principle of the frequency of such precision code
<shengxi> 在 2024-05-06 上传 | 大小：1183744 | 下载：0

[VHDL编程] cadenceveriloglanguageandsimulationcourse

说明：cadence verilog lanaguage and simulation course
<navanee> 在 2024-05-06 上传 | 大小：1182720 | 下载：0

[VHDL编程] VHDL-clock

说明：VHDL的程序设计模块，很有用那个，密码锁。-for vhdl！！
<李鸿章> 在 2024-05-06 上传 | 大小：1181696 | 下载：0

[VHDL编程] sigcpld

说明：用51单片机控制ARIC429的地址计算的CPLD代码，CPLD为XC95108-MCU with 51 address ARIC429 calculated CPLD code, CPLD to XC95108
<曹彪> 在 2024-05-06 上传 | 大小：1181696 | 下载：0

[VHDL编程] seg7_controller

说明：七段译码器循环显示，并打包为IP核，可在其他程序中使用，已调试，可用。-Seven segment display decoder loop, and packaged as IP cores, can be used in other programs have debugging available.
<monica> 在 2024-05-06 上传 | 大小：1182720 | 下载：0

[VHDL编程] Verilog-hdlFPGA

说明：关于FPGA的提高篇，Verilog HDL语言写的， 包含LCD控制VHDL程序与仿真，AD/DA，MASK，FSK，PSK，正弦波发生器，等等经典程序-Articles on improving the FPGA, Verilog HDL language, and includes LCD control procedures and VHDL simulation, AD/DA, MASK, FSK, PSK, sine wav
<chenfeihu> 在 2024-05-06 上传 | 大小：1181696 | 下载：1

[VHDL编程] ask

说明：这个是基本q2和dspbuilder的ask实现，是做实验的好参考资料。-This is the basic realization of q2 and dspbuilder the ask is a good reference experiment.
<jiang> 在 2024-05-06 上传 | 大小：1181696 | 下载：0

[VHDL编程] shift

说明：此源代码的功能是对一个二进制数进行移位操作-failed to translate
<kenny.iverson> 在 2024-05-06 上传 | 大小：1182720 | 下载：0

[VHDL编程] dianzhen

说明：这是一个基于FPGA开发实验箱的汉字点阵显示的Verilog HDL程序，经过实验调试验证过的 -This is an FPGA-based development of experimental box character dot-matrix display Verilog HDL procedures, through experimental testing verified
<micheal-王> 在 2024-05-06 上传 | 大小：1182720 | 下载：0

[VHDL编程] VHDL-AUTOMATIC-FAIR-COLLECTION

说明：基于VHDL的地铁售票系统，可以实现票数输入以及找零功能-Metro ticketing system based VHDL, can enter the number of votes and the change function
<李超越> 在 2024-05-06 上传 | 大小：1182720 | 下载：0

[VHDL编程] cic_cq

说明：在altera平台用verilog硬件描述语言实现cic抽取滤波，包含完整的工程代码，已经仿真通过，可以直接用于实践-In the Altera platform using Verilog hardware descr iption language CIC decimation filter, contains the complete project code, has been adopted by simulation, ca
<汪少锋> 在 2024-05-06 上传 | 大小：1182720 | 下载：0