资源列表
[VHDL编程] Synchronous-FIFO
说明:FIFO是英文FIRST-IN-FIRST-OUT的缩写,是一种先进先出的数据缓存器,它与普通存储器的区别是没有外部读写地址线,这样使用起来非常方便,但是缺点是只能顺序读写数据,其数据地址由内部读写指针自动加1完成 FIFO的主要功能是基于对双口RAM的读写控制来完成的,根据双口RAM的数据存储状况产生空满信号。双口RAM指的就是能同时对RAM进行读写操作的RAM存储器 -FIFO is an abbreviation of t<刘东辉> 在 2024-05-19 上传 | 大小:4096 | 下载:0
[VHDL编程] Four-bit-signed-number-division
说明:设计四位定点有符号整数除法器(op=ai÷bi),软件仿真通过后下载到FPGA板子进行验证 [具体要求] 1、 使用clock为输入时钟信号,其频率为50MHz 2、 使用拨码开关sw7~sw4为被除数ai,其中sw7为MSB(高位),sw4为LSB(低位) 3、 使用拨码开关sw3~sw0为除数bi,其中sw3为MSB,sw0为LSB 4、 使用按钮btn<0>作为输入确定信号,在每次改变输入时按下按钮<刘东辉> 在 2024-05-19 上传 | 大小:4096 | 下载:0
[VHDL编程] basesignal
说明:产生一个长为1000的二进制随机序列,“0”的概率为 0.8,”1”的概率为0.2; 对上述数据进行归零AMI编码,脉冲宽度为符号宽度 的50 ,波形采样率为符号率的8倍,画出前20个符 号对应的波形(同时给出前20位信源序列) 改用HDB3码,画出前20个符号对应的波形 改用密勒码,画出前20个符号对应的波形 分别对上述1000个符号的波形进行功率谱估计,画出 功率谱 &<王先生> 在 2024-05-19 上传 | 大小:4096 | 下载:0
[VHDL编程] Verilog_32bit_Adder
说明:32位超前进位加法器的改进Verilog实现-Improved Verilog implementation of 32 bit ahead carry adder<李某人> 在 2024-05-19 上传 | 大小:4096 | 下载:0
[VHDL编程] FPGA_BDPSK
说明:FPGA实验_BDPSK调制解调器设计(包含10个模块)-Experimental _BDPSK modem FPGA design (including 10 modules)<俞华义> 在 2024-05-19 上传 | 大小:4096 | 下载:0
[VHDL编程] Random_Derandom
说明:通信中加扰/解扰算法。FPGA源代码,verilogHDL语言实现,包含测试程序。-Perturbation/perturbation algorithm. FPGA source code, verilogHDL language implementation, including test procedures.<ranbowang> 在 2024-05-19 上传 | 大小:4096 | 下载:0
[VHDL编程] SMI_Interface
说明:Serial Management Interface implements the logic for communicating with External PHYs. used to write control registers of PHYs.<Shirish Mukim> 在 2024-05-19 上传 | 大小:4096 | 下载:0